實現多個小晶片(Multi-Chiplet)設計

Cadence® Integrity™ 3D-IC平台是用於設計多個小晶片的新型高容量整合設計和分析平台。該平台基於Cadence領先的數位設計實現解決方案Innovus™設計實現系統的架構,提供系統級設計人員針對各種封裝樣式(2.5D或3D)規劃、實現和分析任何類型的堆疊式晶片封裝系統。Integrity 3D-IC是業界首個整合系統級和 SoC 級解決方案,能夠與 Cadence 的 Virtuoso® 和 Allegro® 類比和封裝設計環境進行系統分析,包括協同設計。

實現更快的多晶片設計收斂路徑,並具有更好的可預測性

生產力提升

工程師可以在一個統一的環境中同時規劃和構建多個小晶片,並具有多技術資料庫

設計彈性

整合電熱和物理檢查,確保可靠性

系統驅動的PPA

早期系統層級分析意見回饋可提升晶片級功耗、效能與面積

易於使用

統一管理介面和資料庫,同時的協同優化整個系統,從而有效地整合系統級反饋。

業界首款整合 3D-IC平台

Integrity 3D-IC Graphic Diagram

支援先進封裝配置

  • 扇出型晶圓級封裝技術(FOWLP)
  • RDL和矽中介層電路板(2.5D)
  • 晶圓堆疊,晶片堆疊
  • 全3D堆疊

滿足數位、混合訊號 SoC 和整個 3D 堆疊的 3D-IC 規劃、實現和分析要求

  • 完整的3D規劃平台:為所有類型的3D設計整合出完整的3D-IC堆疊規劃系統,使客戶能夠管理和實現本質的3D堆疊。
  • 無縫與Innovus 設計實現工具的整合: 採用Cadence Innovus實現系統的通過腳本直接整合,為3D晶粒分區、優化和時序流的大量數位設計,提供易用性。
  • 整合系統級分析能力: 通過早期電熱和跨晶粒靜態時序分析(STA),設計出穩健的3D-IC設計,從而為以系統驅動的功耗、性能和面積 (PPA) 提供早期系統級反饋。
  • 統一個管理介面和資料庫:讓SoC和封裝設計團隊同時的協同優化整個系統,從而有效地整合系統級反饋。
  • Native 3D:使用者能夠使用 3D 混合佈局技術將 2D 設計獨特地劃分為 3D 多層設計
  • 類比和封裝平台協同設計: 允許工程師採用分層資料庫,將設計資料從 Cadence 類比封裝環境,無縫地移動到系統內的其他部分,從而加快設計收斂,提高生產效率。
  • 易於使用的介面: 包括一個功能強大的用戶管理介面和流程管理器,為設計人員提供了一致、具互動性的方法,來運行有關的系統級3D系統分析流程。

使客戶能夠實現系統驅動的 PPA,降低設計複雜性並縮短上市時間

瀏覽推薦的資源