优异的 USB 验证 IP,用于您的 IP、SoC和系统级设计测试。

面向 USB 的 Cadence® 验证 IP (VIP) 为通用串行总线 3.2 修订版规范和勘误表提供了一个完整的 VIP 解决方案。该产品为 USB 协议提供了一个成熟而全面的验证 IP (VIP),是 USB 系列的一部分。USB VIP 整合了最新的协议更新,它不仅为 DUT 提供了完整的总线功能模型 (BFM),而且还集成了自动协议检查和覆盖率模型。USB VIP 可以轻松集成到 IP、SoC 和系统级的仿真平台中。USB VIP 可帮助您加速验证收敛,从而减少测试时间,并确保最终产品的质量。

USB VIP 可以在所有主流的仿真器上运行,并支持所有主要的验证语言,如 Verilog、System Verilog 和 e,以及行业标准的仿真平台编写方法学,如通用验证方法学 (UVM) 和开放验证方法学 (OVM)。

支持的规范:USB3.2、USB 3.1、USB3.0、USB2、USB1.1 和 xHCI。

USB 图 1
USB 图 2
USB 图 3

产品优势

  • 支持 SystemVerilog、UVM、OVM 和 e 等仿真平台语言
  • 可在所有主流仿真器上运行,如 Xcelium、VCS 或 MTI
  • 生成随机约束的总线通信
  • 动态激活并在仿真过程中随时重新配置 VIP 属性
  • 寄存器接口流程改变时序参数减少仿真时间
  • 内置验证计划、协议检查和覆盖率模型
  • 在多个 TX 和 RX 队列点的回调访问,用于记分板、收集数据覆盖率和数据操作
  • 支持跟踪调试功能、数据包跟踪器和波形调试器

主要功能

下表列出了 VIP 中实现的规范的一些重要功能:

功能名称

描述

配置能力

  • Gen2x2、Gen1x2、Gen2x1 和 Gen1x1

支持的 DUT 模型

  • USB2 或 USB3 的主机、设备和 PHY 模型
  • 集线器模型 (3.2/3.1/3.0/2.0)
  • xHCI 模型(可扩展主机控制器接口)
  • 重定时器模型
  • 再驱动模型

支持的接口

  • 串行(TX/TX_、RX/RX_)
  • DPDM (Dp/Dm)
  • HSIC
  • UTMI/UTMI+(MAC 或 MACRO(包括 PHY),8 或 16 位数据宽度)
  • ULPI(MAC 或 MACRO)
  • PIPE(MAC、PHY 或 MACRO(包括 PHY),具有 8、16 或 32 位 PIPE 宽度)

支持OTG

  • OTG 1.3、2.0 和 3.0 版本,带有 A-设备和 B-设备配置

OTG 协议

  • SRP、ADP、HNP 和 RSP

框架和协议层

  • 控制、批量、异步、中断传输
  • SSI(智能异步)
  • 批量流式传输
  • 数据突发
  • 更新端点伴侣和异步端点伴侣描述符类型的值

物理层

  • 每通道 8b/10b(Gen1x2)和 128b/132b(Gen2x2)编码/解码
  • 每个通道有独立的时钟源
  • 扩频时钟 (SSC)
  • 控制 SKP 和 SYNC 插入
  • 时钟恢复
  • 在 Rx 上进行通道-通道去偏斜
  • 每通道 LFSR 和启用/禁用加扰器
  • 带有误码率测试的 PHY 环回状态
  • 基于 LBPM 信令的重定时器存在公告
  • 主机和设备 VIP 中的 Fe-timer SKP number nbsp计算

链路层

  • 链路电源管理 U0、U1、U2 和 U3
  • 带用户控制功能的 RTSSM 和 LTSSM,可直接进入任何状态
  • 无效和部分无效的 DP
  • 环回和合规
  • 配置通道上的 Ux 退出
  • 主机、设备、集线器的速度协商和回退
  • 旁路链接训练
  • 保持 VIP LTSSM 直到 DUT 准备就绪

可扩展的主机控制器接口

  • 支持用户控制,以初始化 MMIO 和主机内存空间
  • TB 中的额外 hook,用于连接 xHCI 驱动和 PCIE 接口
  • TRB(多/单)、命令 TRB、事件 TRB、传输TRB、其他 TRB
  • 分散收集传输
  • Scratchpad 缓冲器
  • 命令接口/环(命令环、事件环、传输环)/输入语境和设备语境
  • 支持所有类型的事务

协议通信量

  • 支持所有类型的传输:批量、控制、中断,以及同步和拆分事务
  • 在设备 VIP 上实现完全控制,以控制流量,如发送 NRDY 或 ERDY

环回和 BERT

  • 带有误码率测试的 PHY 环回状态

集线器

  • 集线器训练,基本拓扑结构枚举,数据包路由和转发
  • USB3.1/3.2具有手动枚举、基本拓扑结构、训练、数据包转发的集线器

枚举

  • 旁通枚举过程,对 set_address 和 set_config 进行后门寄存器写入
  • 手动枚举
  • 从主机 VIP 启用自动枚举过程

寄存器接口

  • 修改协议断言的严重程度(Error、Warning、Info)
  • 从 VIP 启动低功率的进入/退出序列
  • 控制端点缓冲区等功能,以执行设备流量控制、流媒体
  • 收集 VIP 模型信息,如设备状态、设备地址、端点信息、LTSSM 状态等。这些信息可以在仿真平台上轻松访问

错误注入

  • 预先定义的错误注入,如 Crc5、Crc16 和 Crc32,用于标头包、链路命令、数据包、丢弃包
  • 可以通过 VIP 回调生成额外的错误注入场景

用 USB4 进行隧道连接

  • 支持 USB4 接口(USB3 隧道)

仿真测试套件

广泛的测试集合、覆盖率模型和验证计划,与规范有明确的联系,可进行简单而快速的符合性测试。

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率