一流的 TileLink 验证 IP (VIP),用于您的 IP、SoC和系统级设计测试。

这款 Cadence® 验证 IP (VIP) 支持 TileLink 规范。它提供了性能强大的合规验证解决方案仿真,用于IP、SoC 和系统级验证。TileLink VIP 可以在所有领先的仿真器上运行,支持 SV-UVM、普通 SV 和 C 语言用户界面,包括一个带有自动协议检查器的总线功能模型 (BFM),支持随机激励,可收集功能覆盖率。Cadence 为互连验证提供了一个集成解决方案,可验证一致性互连并进行性能分析,从而自动生成仿真平台。TileLink VIP 提供了一个系统级一致性框架,集成了自动协议检查和覆盖率模型。

TileLink 协议是 RISC-V Foundation® 面向 RISC-V 处理器设计推出的一个标准。TileLink 是一个芯片级的互连标准,提供多个管理器,可以通过一致性内存映射访问内存和其他从属设备。TileLink 专门用于系统级芯片,以连接通用多处理器、协处理器、加速器、DMA 引擎和多种简单或复杂的设备,使用快速可扩展的互连,提供低延迟和高吞吐量传输。

支持的规范:TileLink 规范 1.7.1 和 1.8 版本。

TileLink 框图

产品优势

  • 支持 SystemVerilog、UVM、OVM、e 和 SystemC 的仿真平台语言接口
  • 产生有约束的随机交易,对所有请求和响应信息进行完全控制
  • 各种协议事件中的回调访问,用于事务修改、评分和调试
  • 支持错误注入
  • 创建数据包跟踪记录,便于调试
  • 提供广泛的 System Verilog 覆盖范围
  • 动态激活,以便在运行时将 VIP 设为主动/被动
  • 与系统验证记分板 (SVD) 无缝集成

主要功能

下表列出了 VIP 中实现的规范的一些重要功能:

功能名称

描述

通道

  • 对于 TL-UL/TL-UH 一致性等级,在通道 A 和 D 上驱动、采样、检查信号和操作;对于 TL-C 一致性等级,在通道 A、B、C、D 和 E 上驱动、采样、检查信号和操作

TL-UL

  • 支持 TL-UL 一致性等级,包括流量控制规则、无死锁、请求-响应消息排序、错误和字节通道

TL-UH

  • 支持 TL-UH 一致性水平,包括突发消息和原子操作

TL-C

  • 支持 TL-C 一致性水平,包括支持一致性缓存

操作和消息

  • 支持所有操作和消息

自动响应

  • 支持响应器的自动响应,以正确响应由启动器代理发起的读写操作。不需要用户干预,但用户可以随时覆盖默认的合法行为

总线错误

  • 驱动、采样、检查被拒绝和被破坏的信号

仿真测试集合

VIP 附带一个场景测试集合,可轻松评估和部署 VIP

如需更多信息请联系我们

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率