优异的SPDIF 验证 IP,用于您的 IP、SoC和系统级设计测试。

用于 SPDIF 协议的 Cadence® 验证 IP 整合了最新的协议更新,提供了完整的总线功能模型 (BFM),并集成了自动协议检查、覆盖率模型和一致性测试。SPDIF VIP 可以轻松集成在 IP、SoC和系统层面的仿真平台中,帮助您减少测试时间,加速验证收敛,并确保最终产品的质量。我们的 VIP 可在所有主流的仿真器上运行,支持 SystemVerilog 和 e 验证语言,以及相关的方法学,包括通用验证方法学 (UVM) 和开放验证方法学 (OVM)。

支持的规范:印度标准“数字音频接口第 3 部分 - 消费者应用” (IEC 60958-1)

SPDIF 框图

产品优势

  • 支持 SystemVerilog 和 UVM 的仿真平台语言接口
  • 一致性:包含预定义的检查,验证 DUT 代理是否遵守 SPDIF 规范中定义的协议规则
  • 动态激活,允许推迟选择哪些实例是活动的,直到仿真实际开始
  • 对 TX/RX 数据包的广泛回调支持,以实现评分和数据操作
  • 支持 SV 覆盖率
  • 创建数据包跟踪记录,便于调试

主要功能

下表列出了 VIP 中实现的规范的一些重要功能:

功能名称

描述

最大音频采样字长

  • 同时支持 20 位和 24 位音频字长格式。在 20 位音频字长格式中,将存在 AUX 字段

音频采样字长

  • 如果音频采样字长小于最大音频字长,支持音频数据填充

奇偶校验生成

  • 内部生成奇偶校验

前导码错误注入

  • 传输错误的前导码

仿真测试集合

VIP 附带一个场景测试集合,可轻松评估和部署 VIP

如需更多信息请联系我们

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率