JTAG 验证 IP,用于您的 IP、SOC和系统级设计测试。

Cadence® JTAG 验证 IP 支持 JTAG 协议规范。它提供了一个成熟的、高性能的合规性验证解决方案,支持仿真、协议检查、覆盖率收集和分析,适用于知识产权 (IP)、SoC和系统级验证。JTAG VIP 与行业标准的通用验证方法 (UVM) 兼容,可在所有先进的仿真器上运行。

JTAG 标准定义了集成电路中的测试逻辑,以提供标准化的方法来实现以下几点:

  • 在集成电路被组装到电路板或其他基板上之后,测试集成电路之间的互连。
  • 测试集成电路本身。
  • 观察或修改元件正常工作期间的电路活动。

测试逻辑由边界扫描寄存器和其他构件组成,并通过测试访问端口 (TAP) 访问。

支持的规范:JTAG 规范 IEEE 标准 1149.1-2013。

JTAG 框图

产品优势

  • 管理器和从属的有约束随机流量生成
  • 符合规范的全面检查器。
  • 覆盖率:监测、检查和收集总线流量的覆盖率
  • 支持错误注入
  • 事务跟踪器:可配置的对所有事务的跟踪

主要功能

下表列出了 VIP 中实现的规范的一些重要功能:

功能名称

描述

多个从属

  • 支持多个从属。支持并行/串行配置

指令

  • 支持所有标准定义的指令

Clamp

  • 支持可选的 CLAMP 指令

High Z

  • 支持可选的 HIGHZ 指令

Extest

  • 支持可选的 EXTEST 指令

Extest Pulse

  • 支持可选的 EXTEST_PULSE 指令(基于 1149.6 标准)

Extest Train

  • 支持可选的 EXTEST_TRAIN 指令(基于 1149.6 标准)

指令长度

  • 可配置指令长度

指令代码

  • 可配置指令代码

仿真测试集合

VIP 附带一个场景测试集合,可轻松评估和部署 VIP

如需更多信息请联系我们

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率