概述

优异的CCIX 验证 IP (VIP)，用于您的 IP、SoC和系统级设计测试。

Cadence 为 CCIX 规范提供了成熟而全面的验证 IP (VIP)，该规范是新的服务器产品开放标准，旨在应对不断增长的数据中心市场中具有挑战性的性能和延迟要求。Cadence® CCIX 验证 IP 整合了最新的协议更新，提供了完整的总线功能模型 (BFM)，并集成了自动协议检查和覆盖率模型。Cadence 为互连验证提供了解决方案，支持一致性互连的验证。CCIX VIP 可以轻松集成在 IP、SoC 和系统层面的仿真平台中，帮助您减少测试时间，加速验证收敛，并确保最终产品的质量。

CCIX VIP 反映了 Cadence 在企业数据中心市场的开拓性成果，我们率先宣布推出了 VIP-DIP 解决方案。通过在规范正式批准前的早期客户参与，以及与 Cadence DIP 的协同配合，CCIX VIP 让客户可以在验证和设计中利用我们在 PCIe 和缓存一致性方面的专业知识。

CCIX VIP 基于成熟的 PCIe 和 AMBA 验证解决方案，可在所有主流仿真器上运行，并支持 SystemVerilog 和 e 验证语言以及相关方法学，包括通用验证方法学 (UVM) 和开放验证方法学 (OVM)。

支持的规范：CCIX 协议层 1.0、1.1 和 2.0 规范。

CCIX 框图

产品优势

  • 支持在 SystemVerilog、UVM、OVM、e 和 SystemC 验证环境中无缝集成
  • 提供全面完整的检查和覆盖率模型
  • 通过预定义的错误注入生成随机约束总线流量
  • 在多个 TX 和 RX 队列点的回调访问，用于打分和数据操作
  • 嵌入式内存和缓存模型，可通过后门进行设置和访问
  • 创建数据包跟踪记录，便于调试
  • 与系统验证记分板 (SVD) 无缝集成

主要功能

下表列出了 VIP 中实现的规范的一些重要功能：

功能名称

描述

CCIX 协议层
  • 对 CCIX 协议层完整建模

CCIX 传输层
  • 应与 CXS 或 PCIe VIP 一起使用，后者可对传输层进行建模

TX 和 RX 通道
  • TX 和 RX 通道同时启用

snoop过滤器
  • 在 HA 代理处的 Snoop 过滤功能和 API

Snoop 广播
  • 支持 snoop 广播

SA 内存扩展
  • 支持 SA 内存扩展

支持 PCIe 帧头
  • PCIe 优化和标准帧头

协议信用控制
  • 对协议信用的完全控制

专用 VC
  • 用于 CCIX 流量的专用 VC，可被配置为
  • 发送/接收带有 CCIX 有效载荷的供应商定义信息
  • 发送/接收 CCIX 优化的 TLP

封包模式 (Legacy)
  • 用于打包和传输信息的可变封包大小

容器模式
  • 将消息打包成 64B 容器，并将其传递给下层

增加 CCIX 2.0 的消息信用
  • 将信用分数从 2 增加到 64，以获取更多消息。

仿真测试集合

VIP 附带一个场景测试集合，可轻松评估和部署 VIP

如需更多信息请联系我们

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率

了解更多
Related Products
System VIP

Cadence® System-Level Verification IP (System VIP) takes Cadence’s market leadership in IP-level verification automation and brings it to the chip level. It consists of a suite of tools and libraries, each working seamlessly with Cadence’s simulation, emulation, and prototyping engines.

Learn More
Design IP

Silicon-proven Advanced Memory interface IP and industry-leading PCIe and High Speed SerDes IP in leading edge foundry processes

Learn More
Xcelium Logic Simulation

Cadence® Xcelium™ Logic Simulation provides best-in-class core engine performance for SystemVerilog, VHDL, SystemC®, e, UVM, mixed signal, low power, and X-propagation. It leverages single-core and multi-core simulation technology for best individual test performance and machine learning-optimized regression technology for the best regression throughput.

Learn More
Palladium Emulation

Cadence® Palladium® emulation platform provides early software development, hardware/software verification and debug, and in circuit emulation. It provides the highest debug productivity early in the design cycle when the RTL is still changing.

Learn More