概述

蓝牙验证 IP，用于您的 IP、系统级芯片和系统级设计测试。

Cadence 蓝牙验证 IP (VIP) 是 Cadence® 无线验证 IP 产品组合的一部分。蓝牙 VIP 符合蓝牙 5.0 规范的最新协议更新，支持 HCI、LE 控制器和 PHY 的功能模型。UART、USB 或自定义接口可用作 HCI 的传输层。蓝牙 VIP 可用于独立验证控制器、PHY 和主机或这些模块的任何有效组合。蓝牙 VIP 旨在支持 IP 和系统级芯片 (SoC) 的验证需求，帮助工程师尽快将项目推进到首次测试阶段，加速验证收敛，并确保最终产品的质量。蓝牙 VIP 与行业标准的通用验证方法学 (UVM) 兼容，可在所有领先的仿真器上运行。与其他“有线”协议不同，蓝牙是无线的，提供了一个无线信道模型来模拟这种媒介。

支持的规范：蓝牙规范版本 4.2 和 5.0。

蓝牙框图

产品优势

  • 支持 SystemVerilog、UVM、OVM、e 和 SystemC 的仿真平台语言接口
  • 通过预定义的错误注入生成随机约束总线流量
  • 模仿多个设备，每个设备根据不同的配置文件配置，同时可以动态连接/断开连接，以创建分散网

  • 在多个 TX 和 RX 队列点的回调访问，用于打分和数据操作

  • 监视、检查和收集来自 HCI 和控制器的总线流量
  • 完全符合 Bluetooth SIG 提供的蓝牙测试规范（主机控制器接口、链接层等）

主要功能

下表列出了 VIP 中实现的规范的一些重要功能：

功能名称

描述

广播者
  • 高负荷、低负荷、定向、非定向、可连接、不可连接的广播

扫描者/发起者
  • 主动/被动扫描

控制程序
  • 支持所有控制程序，如
  • 连接更新和 PHY 更新

LE 加密
  • 带密码块链的计数器-消息授权码 (CCM) 模式

LL Privacy
  • 产生可解析的私人地址。

主机控制器接口
  • 完全支持 LE HCI 命令/事件/数据。

HCI 传输层
  • UART/USB/用户定义的协议作为 HCI 传输层

2 Mbps LE
  • 2 Mbps/s 数据包传输和接收能力

LE 长距离
  • 用于 FEC 的可配置编码 PHY (2-Block)，S=2/S=8

LE 逆向扩展
  • 使用 EXT/AUX PDU 在主要/次要通道上进行广播/连接，定期广播

LE 通道选择算法#2
  • 基于计数器的二级通道选择算法

PHY
  • 全功能 PHY (1M/2M/Coded) 验证
  • GFSK 调制-解调
  • 直接测试模式 MSC

PHY 适配器
  • 根据射频通道将 Txd 与适当的 Rxd 连接起来
  • Phy 适配器 支持多个设备连接，以创建分散网
  • 模仿碰撞场景

仿真测试套件

广泛的测试集合、覆盖率模型和验证计划，与规范有明确的联系，可进行简单而快速的符合性测试。

TripleCheck Test Suite

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率

了解更多
Related Products
System VIP

Cadence® System-Level Verification IP (System VIP) takes Cadence’s market leadership in IP-level verification automation and brings it to the chip level. It consists of a suite of tools and libraries, each working seamlessly with Cadence’s simulation, emulation, and prototyping engines.

Learn More
Design IP

Silicon-proven Advanced Memory interface IP and industry-leading PCIe and High Speed SerDes IP in leading edge foundry processes

Learn More
Xcelium Logic Simulation

Cadence® Xcelium™ Logic Simulation provides best-in-class core engine performance for SystemVerilog, VHDL, SystemC®, e, UVM, mixed signal, low power, and X-propagation. It leverages single-core and multi-core simulation technology for best individual test performance and machine learning-optimized regression technology for the best regression throughput.

Learn More
Palladium Emulation

Cadence® Palladium® emulation platform provides early software development, hardware/software verification and debug, and in circuit emulation. It provides the highest debug productivity early in the design cycle when the RTL is still changing.

Learn More