优异的 MIPI® RFFEsm 验证 IP,用于您的 IP、系统级芯片和系统级设计测试。

Cadence 为 MIPI® 射频前端控制接口 (RFFEsm) 协议提供了一个成熟而全面的验证 IP (VIP)。Cadence® RFFE 验证 IP 整合了最新的协议更新,提供了完整的总线功能模型 (BFM),并集成了自动协议检查和覆盖率模型。RFFE VIP 可以轻松集成在 IP、系统级芯片 (SoC) 和系统层面的仿真平台中,帮助您减少测试时间,加速验证收敛,并确保最终产品的质量。该 VIP 可在所有主流的仿真器上运行,支持 SystemVerilog 验证语言,以及相关的方法学,包括通用验证方法学 (UVM) 和开放验证方法学 (OVM)。

支持的规范:RFFE v1.0.0a、v1.10a、v2.0、v2.1 和 v3.0 的 MIPI 规范。

MIPI RFFE 图

产品优势

  • 支持 SystemVerilog、UVM、OVM、e 和 SystemC 的仿真平台语言接口
  • 通过预定义的错误注入生成随机约束总线流量
  • 在多个队列点进行回调访问,以便进行数据比对和数据操作
  • 创建数据包跟踪记录,便于调试
  • 动态激活,以便在运行时将 VIP 设为主动/被动
  • 在 SystemVerilog 中提供广泛的覆盖率

主要功能

下表列出了 VIP 中实现的规范的一些重要功能:

功能名称

描述

拓扑结构

  • 多个从属设备和多个主设备的拓扑结构

数据包生成

  • 命令、地址、数据和无响应帧生成
  • 主设备支持主写/读,也支持主上下文传输写/读
  • 支持所有 RFFE 命令

设备地址类型

  • 支持 MID、GSID、USID 和 BSID 设备地址

触发器

  • 用户可配置的触发器、定时触发器、外部触发器和 mTrig

总线驻留周期

  • 从属设备发起的总线驻留、主发起的总线驻留和无声总线驻留周期

SSC

  • 顺序启动条件 (SSC) 的生成和检测

总线所有权转移

  • 多主拓扑结构的主所有权交接

模式

  • 正常模式和辅助模式

HSDR

  • 用于读取访问的半速数据响应

可编程 USID

  • 所有这三种方法都可以编排唯一的从属 ID

计分板

  • 基于某地址没有/有/有多个触发器事件,将读取的数据与预期的数据进行比较

错误注入

  • 在任何帧(命令、地址/数据)中注入和检测奇偶校验错误,也可在主所有权转移命令中注入和检测各种错误
  • 无效的命令帧
  • 从后门操纵触发器支持的寄存器地址

事件通知

  • 发送命令/地址/数据帧的通知、发生定时触发事件和发生复位

具有中断能力的从属设备

  • 支持 RFFE v2.0 和 RFFE v2.1 的中断摘要和识别命令序列

仿真测试集合

VIP 附带一个场景测试集合,可轻松评估和部署 VIP

如需更多信息请联系我们

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率