优异的 MIPI® DSI-2sm 验证 IP,用于您的 IP、系统级芯片和系统级设计测试。

自 2008 年起投入生产,应用于数十种生产设计。

Cadence 为 DSI-2 协议提供成熟而全面的验证 IP (VIP),该协议是 MIPI® 系列的一部分。用于 DSI-2sm 协议的 Cadence® 验证 IP 整合了最新的协议更新,提供了完整的总线功能模型 (BFM),并集成了自动协议检查、覆盖率模型和合规测试。DSI-2 VIP 可以轻松集成在 IP、系统级芯片 (SoC) 和系统层面的仿真平台中,帮助您减少测试时间,加速验证收敛,并确保最终产品的质量。我们的 VIP 可在所有主流的仿真器上运行,支持 SystemVerilog 和 e 验证语言,以及相关的方法学,包括通用验证方法学 (UVM) 和开放验证方法学 (OVM)。

支持的规范: MIPI for DSI v1.3.1、DSI2 v1.0、v1.1,DSI2 v2.0 以及 DPHY v1.2、v2.0、v2.1 和 CPHY v1.1 和 v1。

MIPI DSI-2 图

产品优势

  • 支持 SystemVerilog、UVM、OVM、e 和 SystemC 的仿真平台语言接口
  • 通过预定义的错误注入在 DSI、D-PHY 和 C-PHY 级别生成随机约束总线流量
  • 在多个 TX 和 RX 队列点的回调访问,用于打分和数据操作
  • 创建数据包跟踪记录,便于调试
  • 动态激活,以便在运行时将 VIP 设为主动/被动
  • 在 SystemVerilog 中提供广泛的覆盖率

主要功能

下表列出了 VIP 中实现的规范的一些重要功能:

功能名称 描述

收发验证

  • 验证 DSI 处理器和外围设备

物理层

  • 包括用于物理层验证的 MIPI D-PHYsm/C-PHYsm VIP

PHY 接口

  • 串行和并行 PHY 接口

数据通道

  • 1 至 4 个数据通道

电源状态

  • 高速和低功耗数据传输

LP 功能

  • 超低功耗模式 (ULPM)、触发器和 LP 数据传输

多个数据包的传输

  • 在一次 PHY 传输中几个合并的数据包

流量模式

  • 在命令模式和所有视频模式下发送和接收 DSI 数据包和帧

准确的视频模式时序

  • 生成和检查准确的视频模式时序

对有效载荷数据的控制

  • 用户可以控制帧和数据包有效载荷

加扰

  • 启用数据加扰功能,以缓解电磁干扰和射频自干扰的影响

内置测试

  • 支持 C-PHY 的 PRBS 测试调试模式

在 BLLP 期间控制数据包数据

  • 使用户能够控制非 VACT 行中在 BLLP 期间发送的数据包

支持 VESA 显示流压缩

  • 执行实际的压缩/解压缩,并提供一套检查器来监测 DSC 相关流量

可变 PPI HS 数据总线宽度

  • D-PHY 2.0 支持 8 位、16 位和 32 位 PPI HS 数据总线宽度
  • C-PHY 支持 16 位和 32 位 PPI HS 数据总线宽度

DSI2 v 1.1

  • 支持 D-PHY 2.1 规范和 C-PHY 1.2 规范

D-PHY 2.1 的 DSI2

  • HS-Idle 状态,交替校准和前同步码序列

C-PHY 1.2 的 DSI2

  • ALP 事务和校准序列

BLLP 期间 BTA 和 ULP 的视频帧

  • 支持在视频帧消隐期内发送和接收 BTA/ULP

DSI2 v2.0 数据类型

  • 数据类型 SEP 和 PENP 从处理器到外设,反之亦然,视频帧数据类型 PKT_PIXEL_STREAM_20_YCBCR422

视频命令模式无缝事务处理

  • 使 VIP 能够根据 DCS 命令从命令模式切换到视频模式、从视频模式切换到命令模式

仿真测试套件

广泛的测试集合、覆盖率模型和验证计划,与规范有明确的联系,可进行简单而快速的符合性测试。

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率