优异的 MIPI® DPIsm 验证 IP,用于您的 IP、系统级芯片和系统级设计测试。

用于 MIPI® DPIsm 协议的 Cadence® 验证 IP (VIP) 技术成熟、功能全面,整合了最新的协议更新,提供了完整的总线功能模型 (BFM),并集成了自动协议检查。DPI VIP 可以轻松集成在 IP、系统级芯片 (SoC) 和系统层面的仿真平台中,帮助您减少测试时间,加速验证收敛,并确保最终产品的质量。DPI VIP 是 DSI VIP 的一部分。我们的 DPI VIP 可在所有主流的仿真器上运行,支持 SystemVerilog 验证语言,以及相关的方法学,包括通用验证方法学 (UVM) 和开放验证方法学 (OVM)。

支持的规范:MIPI DPI v2.0

MIPI DPI 图

产品优势

  • 生成随机约束总线事务流
  • 支持 SystemVerilog、UVM、OVM、e 和 SystemC 的仿真平台语言接口
  • UVM 配置:用户可以使用 UVM 配置类来配置 VIP 代理
  • 主要功能

主要功能

下表列出了 VIP 中实现的规范的一些重要功能:

功能名称

描述

发射器和接收器

  • 驱动或监控所有可能的帧

物理层

  • 支持所有颜色编码(16/18/24 位和配置1、2、3)

时序参数

  • 支持所有的帧时序参数

UVM 配置

  • 用户可以使用 UVM 配置类来配置 VIP 代理

支持动态激活

  • 用户可以在不改变测试平台的情况下将 VIP 设置为主动模式或被动模式,并在运行期间确定要实例化的对象

仿真测试集合

VIP 附带一个场景测试集合,可轻松评估和部署 VIP

如需更多信息请联系我们

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率