MIPI D-PHY、C-PHY 和 A-PHY 验证 IP 的仿真 VIP,用于您的 IP、系统级芯片和系统级设计测试。

Cadence 提供成熟而全面的 D-PHY/C-PHY/A-PHY 验证 IP (VIP),这是 MIPI® 系列的一部分。Cadence® D-PHY/C-PHY/A-PHY 验证 IP 整合了最新的协议更新,提供了完整的总线功能模型 (BFM),并集成了自动协议检查和覆盖率模型。D-PHY/C-PHY/A-PHY VIP 可以轻松集成在 IP、系统级芯片 (SoC) 和系统层面的测试平台中,帮助您减少测试时间,加速验证收敛,并确保最终产品的质量。该 VIP 可在所有主流的仿真器上运行,支持 SystemVerilog 验证语言,以及相关的方法学,包括通用验证方法学 (UVM) 和开放验证方法学 (OVM)。

支持的规范:面向 DPHY v2.1 和 v2.5、CPHY v1.2 和 v2.0 以及 APHY v1.0 的 MIPI 规范

MIPI D-PHY、C-PHY、A-PHY 图

产品优势

  • 支持 SystemVerilog、UVM、OVM、e 和 SystemC 的仿真平台语言接口
  • 通过预定义的错误注入生成随机约束总线事务流量
  • 预定义的协议检查工具,用以验证 PHY 层的合规性
  • 在多个 TX 和 RX 队列点的回调访问,用于打分和数据操作
  • 创建数据包跟踪记录,便于调试
  • 动态激活,以便在运行时将 VIP 设为主动/被动
  • 支持 e 和 SystemVerilog 语言的广泛覆盖率

主要功能

下表列出了该 VIP 中实现的 C-PHY/D-PHY 和 A-PHY 规范的一些重要功能:

功能名称

描述

PHY 监视器

  • 串行/PPI 接口之间的内置记分板,也监控错误信号接口
  • 报告在串行接口所有通道上检测到的未反映在 PPI 接口上的任何错误

C-PHY 和 D-PHY

PHY 接口

  • 支持 D-PHY 2.5 和 C-PHY 2.0 的两种 PHY 接口(串行(DPHY 的 DpDn 和 CPHY 的 ABC)和 PPI)

操作模式

  • 支持 LP 和 ALP 操作模式下的 Control、HighSpeed 和 Escape

时钟

  • 支持 DPDN 的连续和非连续操作模式
  • 支持 PPI 的连续 TxWordClkHS 和 RxWordClkHS 时钟操作

PPI 数据总线宽度

  • C-PHY 支持 16 位和 32 位 PPI 数据总线宽度
  • D-PHY 支持 8 位、16 位和 32 位 PPI 数据总线宽度

数据通道

  • 支持 1 到 8 个 D-PHY/C-PHY 数据通道

双向数据通道转向

  • 支持 D-PHY 和 C-PHY 的控制模式和快速通道转向(正向到反向或反向到正向)

超低功耗模式 (ULPM)

  • 在时钟和数据通道上支持超低功耗模式 (ULPM)

触发器

  • 支持所有 4 个触发命令,包括触发传输后的低功耗数据和低功耗数据暂停

HS-Idle

  • 支持在 D-PHY 的两个 HS 突发之间传输和检测 HS-Idle 状态

偏斜校准

  • 支持 D-PHY 的初始、周期和交替偏斜校准(PRBS9 生成)

可编程序列

  • 支持注入和检测可选的用户可编程序列作为 C-PHY 的 HS 前导码的一部分

同步词

  • 支持驱动和检测 C-PHY 的 HS 突发中多个同步词及其不同类型

校准前导码

  • 支持驱动和检测 C-PHY 的 HS 突发中所有三种不同格式的校准前导码

替代性低功耗

  • 支持传输和检测 C-PHY 和 D-PHY 的 ALP 模式及不同的 ALP 控制代码
  • 支持 PHY 初始化及其在 ALP 模式下的检测

事件通知的内存回调

  • 支持 D-PHY 和 C-PHY(DpDn 和 PPI)事件通知(检测到触发器、检测到 ESC 中止等)

错误注入

  • 支持 PHY 级错误注入,如 ERRSOTHS、ERREOTSYNCHS 等

前导码序列

  • 支持在 D-PHY 的传输开始 (SOT) 期间传输和检测前导码序列

测试调试模式

  • 支持 C-PHY 测试调试模式

动态 LP-ALP 操作

  • 支持 C-PHY 动态 LP-ALP 操作

8b9b 编码

  • 支持 D-PHY 8b9b 编码

A-PHY

APPI 数据总线宽度

  • 面向所有链路速率的 16 位、32 位和 64 位 APPI 数据总线宽度每个 A-PHY 设备有 1 至 4 个 APPI

物理编码子层 (PCS) 和齿轮

  • 串行端口通过 8b/10b 和 PAM PCS 支持从 G1 到 G5 的所有齿轮。每个 A-PHY 设备有 1 至 4 个串行端口

重传

  • 支持全 RTS 和 RTS 旁路,可配置单次/间隙重传请求

启动程序

  • 支持任务模式和单向

操作模式

  • 具有 WUP 协议的有源/非有源模式

数据链路层

  • 可配置的数据链路层将完全控制多端口布线和复制以及本地功能

链路服务

  • 支持远程睡眠命令、KeepAlive 和可配置的 BIST

仿真测试套件

广泛的测试集合、覆盖率模型和验证计划,与规范有明确的联系,可进行简单而快速的符合性测试。

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率