Flash Toggle NAND 存储器设备的黄金标准,面向您的 IP、系统级芯片和系统级设计验证

自 2011 年起投入生产,应用于诸多生产设计。

面向 Toggle NAND 的 Cadence® 验证 IP (VIP) 适用于知识产权 (IP)、系统级芯片 (SoC) 和系统级验证,为使用 toggle 模式的 DDR 2.0 及以上版本提供 Flash NAND 设备验证。面向 Toggle NAND 的 VIP 与行业标准的通用验证方法 (UVM) 兼容,可在所有领先的仿真器上运行,并利用行业标准的 Cadence 内存模型核心架构、接口和使用模型。

支持的规范:海力士、三星、东芝和闪迪的 Toggle NAND DDR 2.0 Single-Level-Cell (SLC) 和 Multi-Level-Cell (MLC) 设备,以及 Toggle NAND DDR 3.0/4.0Single-Level-Cell (SLC)、Multi-Level-Cell 和 Triple-Level-Cell (TLC) 设备。

Toggle NAND 图

产品优势

  • 数百个协议和时序检查工具,可轻松发现设计缺陷
  • 数百种预定义配置,基于特定存储器供应商的零件编号、数据表或 ememory.com 上的通用 JEDEC 定义
  • 所有协议、模型状态和设备内存事件的事务和内存回调
  • 通过用户修改事务内容,实现错误注入(2.0 以下版本)
  • 创建数据包跟踪器以方便调试(2.0 以下版本)
  • 支持 SystemVerilog、UVM 的仿真平台语言接口
  • 能够动态地更改配置参数

主要功能

下表列出了 VIP 中实现的规范的一些重要功能:

功能名称

描述

速度

  • 每个 DQ 引脚最高支持 200MHz 或 400Mbps
  • 每个 DQ 引脚最高支持 600MHz 或 1200Mbps(3.0/4.0 版)

每单元比特数

  • Single-Level-Cell(SLC – 每单元 1 比特)和 Multi-Level-Cell(MLC – 每单元 2 比特)设备支持
  • SLC、MLC 和 Triple-Level-Cell(TLC – 每单元 3 比特)设备支持(3.0/4.0 版)
内存大小
  • 64Gb、128Gb、256Gb 和 512Gb

配置能力

  • 以字节数计的页面大小
  • 每模块的页面数
  • 每平面/LUN(裸片/堆栈)的模块数
  • 每目标的平面/LUN 数
  • 每设备的目标数

命令

  • 软件重置
  • 读取 ID
  • 读取状态
  • 读取 LUN 状态
  • ODT 的开启和关闭

操作

  • 读取、缓存读取、编程和擦除操作的多平面和交错式操作
  • 多 LUN 操作,可同时进行读取、编程和擦除操作

多裸片

  • 支持具有共享芯片选择信号的多裸片

信号

  • 支持数据选通信号和读取启用信号的差分信号

LUN 功能

  • 支持 LUN 设置和获取功能,以便在某些模式下设置 NAND 设备

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率