JEDEC® Octal SPI 存储器设备的黄金标准,面向您的 IP、系统级芯片和系统级设计验证。

自 2012 年起投入生产,应用于数十种设计。

用于Octal SPI (OSPI) 闪存的 Cadence® 存储器模型验证 IP (VIP) 可以对使用 SPI 协议的串行闪存 NOR 器件进行验证。OSPI VIP 与行业标准的通用验证方法 (UVM) 兼容,可在所有领先的仿真器上运行,并采用了行业标准的 Cadence 内存模型核心架构、接口和使用模型。

支持的规范:以下供应商的Octal SPI 功能:Micron、Macronix、Adesto、ISSI 和 GigaDevices。

OSPI NOR 图

产品优势

  • 数百个协议和时序检查工具,可轻松发现设计缺陷
  • 数百种预定义配置,基于特定存储器供应商的零件编号、数据表或 ememory.com 上的通用 JEDEC 定义
  • 所有协议、模型状态和设备内存事件的事务和内存回调
  • 通过用户修改事务内容,实现错误注入
  • ECC 错误注入支持
  • 能够检查错误并更改错误的严重程度
  • 能够动态地更改配置参数
  • 创建数据包跟踪记录,便于调试
  • 支持 SystemVerilog 和 UVM 的仿真平台语言接口

主要功能

下表列出了 VIP 中实现的规范的一些重要功能:

功能名称

描述

设备密度
  • 256Mb 到 2Gb,在 SPI 模式下频率可达 133 MHz,在 OSPI 模式下频率可达 200 MHz

操作模式

  • 扩展 SPI 模式、八 SDR 和 DDR 模式(单 I/O 和八 I/O)
复位
  • 软件复位:RESET 和 RESETN 命令,还可使用复位引脚进行硬件复位
读取 ID
  • 读取串行闪存可发现参数

XIP

  • 就地执行 (XIP)、复位或电源重启后快速启动功能
配置能力
  • 易失性和非易失性寄存器的配置寄存器读写操作
  • 配置能力:易失性和非易失性配置寄存器设置,用于改变模型的模式、读取命令的空指令周期、3 字节或 4 字节寻址、输出驱动强度(ODS)、DQS 启用和禁用、ECC 启用和禁用、CRC 启用和禁用、封装启用和禁用、封装尺寸

寻址能力

  • 3 字节和 4 字节地址模式,使内存访问超过 128Mb
命令
  • 支持读取 (SPI)、快速读取、八输出读取、八 I/O 快速读取、DDR 八输出快速读取和 DDR 八 I/O 快速读取(仅限 DDR 模式)
  • 支持burst读取,使用设置burst长度命令,可以为读取命令设置 16 字节、32 字节或 64 字节的封装式burst
  • 支持页面编程、4KB 和 32KB 粒度的子扇区擦除、统一粒度的扇区擦除和批量(芯片)擦除命令
  • 支持缓冲区写入 (84h)、缓冲区读取 (D4h)、缓冲区到主存储器的页面编程(无内置擦除)、WP 引脚功能(信号与 I/O 引脚共享)、回声 (AAh)、回声反转 (A5h)(Adesto 专用)
  • 支持编程、擦除、暂停和恢复操作,支持深度掉电模式
  • DDR 中心对齐读取选通 (DCARS):DQ 由 90 度相位移位的时钟 (sclk2) 而不是实际时钟 (sclk) 驱动
  • 可中断的写入缓冲区:写入缓冲区初始 (WRBI)、写入缓冲区继续 (WRCT)、写入缓冲区确认 (WRCF) 和页面缓冲区读取 (RDBUF)
  • 时序:支持设备输入和输出时序和变体存储器操作时序(用于编程、擦除、暂停和恢复)
前导码模式
  • 基于 PBE 位值,选择的前导码模式将被输入到空指令周期中
安全和写入保护
  • 每个 128KB 扇区的易失性和非易失性锁定和软件写入保护:
  • 硬件写入保护:基于非易失性位定义的保护区域大小,上电时提供编程和擦除保护,CRC 可检测原始数据的意外变化
边写边读
  • 分为 2 库或 4 库,每库 0-32Mbit:当一个库中正在进行擦除或编程操作时,另一个库中可以进行读取操作

OTP

  • 可读、用户可锁定的 64 字节至 8K 位安全 OTP 存储器在主存储器之外,并通过 PROGRAM OTP 命令永久锁定

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率