JEDEC® DDR5 RDIMM 存储器设备的黄金标准,面向您的 IP、系统级芯片和系统级设计验证。

完全支持 DDR5 RDIMM 的第一款上市产品。

该 Cadence® 验证 IP (VIP) 支持 JEDEC® DDR5 SDRAM 注册的 DIMM 设计规范——DDR5 RDIMM 标准。它提供了一个高性能的合规性验证解决方案,支持仿真和形式分析,适用于知识产权 (IP)、系统级芯片 (SoC) 和系统级验证。DDR5 RDIMM 存储器模型 VIP 与行业标准的通用验证方法 (UVM) 兼容,可在所有领先的仿真器上运行,并采用了行业标准的 Cadence 内存模型核心架构、接口和使用模型。

DDR5 RDIMM 是新一代 DIMM 规范,在速度、配置、可靠性和省电方面都有所改进。它支持高达 4800 的速度等级。

支持的规范:JEDEC DDR5 SDRAM Rev 1.01、JEDEC DDR5RCD01。

DDR5 RDIMM 框图

产品优势

  • 数千个协议和时序检查,可轻松发现设计缺陷
  • 多种预定义配置,基于特定存储器供应商的零件编号、数据手册或 ememory.com 上的通用 JEDEC 定义
  • 所有协议、模型状态和设备内存事件的事务和内存回调
  • 能够选择性地跳过初始化或动态更改配置参数
  • 创建数据包跟踪记录,便于调试
  • SystemVerilog 中具备广泛的功能覆盖率
  • 与 DFI DDR5 解决方案集成,用于 IP 级验证
  • 支持 SystemVerilog、UVM、OVM 和 SystemC 的仿真平台语言接口

主要功能

下表列出了 VIP 中实现的规范的一些重要功能:

功能名称

描述

DIMM 类型

  • DDR5 UDIMM、RDIMM

大小

  • 32Gb、64Gb 和 128Gb

速度

  • 3200、3600、4000、4400 和 4800

DRAM

  • x4 和 x8

DIMM 配置

  • 支持最多 2 个 rank 和双独立通道

DRAM 功能

  • 支持 DDR5 MM 产品页面中列出的所有 DDR5 SDRAM 功能

培训

  • DCSTM、QCSTM、DCATM、CAPTM、BCS 训练、BCOM 直通模式

ECC 检查位

  • 检查位的可选 DRAM 实例化

RCD 数据速率

  • 支持 DDR、SDR1 和 SDR2 模式

奇偶校验

  • 可选支持偶校验;在出现错误时:Gate DRAM 命令

控制字

  • CS 输出延迟控制字、RW04 控制字,现可支持大部分控制字的定义

I2C 接口

  • 支持 RCD 的 I2C 接口,用于 Byte 和 Block 模式读写操作

输出延时建模

  • 支持 RCD 的输出延迟建模

总线翻转

  • 支持 RCD 总线翻转

Inter Rank Odt

  • 支持 Inter Rank Odt 检查

自刷新

  • 支持自刷新,带或不带 RCD 时钟停止

控制字的读写

  • 支持对 RCD 控制字寄存器的 front-door 访问,对 RCD 控制字寄存器可以进行读写操作

透明模式

  • 支持透明模式

地址监控

  • DDR5 SDRAM 支持 MIR 引脚,对于所有类型的 DDR5 DIMM 来说,主机不需要对奇数 Rank 做任何特殊处理

数据缓冲区接口

  • 数据缓冲区接口由 DDR5RCD 提供支持,更多细节请参考 DDR5 LRDIMM 页面

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率