概述

一流的以太网验证 IP，用于您的 IP、系统级芯片和系统级设计测试。

成熟、强大的合规性验证解决方案。

面向以太网时间敏感网络 (TSN) 的 Cadence® 验证 IP (VIP) 为 TSN 协议栈提供了一个成熟、强大的合规性验证解决方案，集成了总线功能模型 (BFM) 和集成协议检查工具和覆盖率。以太网 TSN VIP 用于在 IP、系统级芯片 (SoC) 和系统层面的仿真平台中轻松集成，有助于缩短测试时间，加速验证收敛，并确保最终产品的质量。以太网 TSN VIP 与行业标准的通用验证方法 (UVM) 兼容，可在所有领先的仿真器上运行。

TSN 是一个协议系列，主要是数据链路层，以及 OSI 通信模型中更高级别的层，它定义了低延迟系统的通信行为，如汽车、工业自动化和专业音频/视频设备。这些网络通常在以太网 MAC 和 PHY 层的框架上使用。

支持的规范：IEEE 802.1 AS-2011、Qbu、Qav、Qbv、Qat、AE、CB、IEEE 802.3br、IEEE 1722、ISO 61883、TCP、UDP、IPv4 和 IPv6 协议。

以太网 TSN 图

产品优势

  • 支持 SystemVerilog、UVM、OVM、e 和 SystemC 的仿真平台语言接口
  • 预先定义的协议检查工具，评估 DUT 模型是否符合协议要求
  • 在多个 TX 和 RX 队列点进行回调访问，以便进行评分、数据操作和错误注入
  • 创建数据包跟踪器，便于调试
  • 广泛的 SystemVerilog 覆盖率模型与扩展的基础设施

主要功能

下表列出了 VIP 中实现的规范的一些重要功能：

功能名称

描述

IEEE P802.1AS-2011
  • 传输：通过以太网传输 PTP、通过 IPoE 传输 PTP
  • 不同时间感知系统之间的时钟同步
  • 最佳主时钟算法
  • 时间戳单元
  • 接收超时机制
  • 用于链路传播延迟测量的对等延迟机制
  • 支持的报文类型：Sync 和 Follow_Up、Pdelay_Req、Pdelay_Resp 和 Pdelay_Resp_Follow_Up、Announce 报文和 Signaling 报文
  • 在发射器和接收器一侧的帧字段协议检查器

IEEE 1588-2002 v1
  • 帧的传输和接收：Sync、Follow_Up、Delay_Req、Delay_Resp
  • 通过以太网传输 PTP，通过 IPoE 传输 PTP
  • 接收器一侧的帧字段协议检查器

IEEE 1588-2008 v2
  • 帧的传输和接收：Announce、Sync、Delay_Req、Pdelay_Req、Follow_Up、Delay_Resp、Pdelay_Resp、Pdelay_Resp_Follow_Up、Signaling
  • 通过以太网传输 PTP，通过 IPoE 传输 PTP
  • 接收器一侧的帧字段协议检查器

基于信用的整形
  • 基于信用的调度算法
  • 调度、最佳努力和保留队列
  • 通过信用整形机制进行带宽分配
  • 速度最高可达 10G

感知时间的整形器
  • 增强预调度流量，允许每个队列的传输相对于一个已知的时间尺度进行调度
  • 基于时间的调度算法
  • 使用与优先队列相关的传输门进行传输选择

IEEE 1722 AVTP
  • 以 AVTPDU 形式封装的音频/视频数据包子类型，通过 AVTP 网络传输
  • VIP 支持的用于传输 AVTPDU 的协议子类型是 61883_IIDC、MMA、MAAP

抢占
  • 保持机制
  • 优先权表配置
  • 快速和抢先的帧调度

分散
  • IET 验证
  • 帧、传输和接收
  • 抢占时对以太网帧进行分片处理

MACSec
  • MacSec IEEE 802.1AE-2018 规范
  • 密码套件：AES-GCM-128、AES-GCM-256、AES-GCM-XPN-128、AES-GCM-XPN-256
  • 预共享密钥
  • 认证和完整性模式
  • 回放保护
  • 高达 800G

MSRP
  • 多重预订协议 (MRP)
  • 使用 MRP 的多流保留协议，域发现除外
  • 速度最高可达 1G

传输层
  • TCP 和 UDP 段的封装/提取

网络层
  • 互联网协议版本 4/6（IPv4/IPv6）数据包的封装/提取

第 2 层数据包
  • MPLS（单播和多播）标签、FC 和 FIP 数据包以及 SNAP 标头的封装和提取

FRER
  • 在多个数据流中传输复制的数据包。
  • 帧消除的矢量和匹配恢复算法。
  • 提供适当的检查器和覆盖率。

PSFP
  • 流过滤器，流门，流量计
  • 带宽转换算法（计量算法）

仿真测试集合

VIP 附带一个场景测试集合，可轻松评估和部署 VIP

如需更多信息请联系我们

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率

了解更多
Related Products
System VIP

Cadence® System-Level Verification IP (System VIP) takes Cadence’s market leadership in IP-level verification automation and brings it to the chip level. It consists of a suite of tools and libraries, each working seamlessly with Cadence’s simulation, emulation, and prototyping engines.

Learn More
Design IP

Silicon-proven Advanced Memory interface IP and industry-leading PCIe and High Speed SerDes IP in leading edge foundry processes

Learn More
Xcelium Logic Simulation

Cadence® Xcelium™ Logic Simulation provides best-in-class core engine performance for SystemVerilog, VHDL, SystemC®, e, UVM, mixed signal, low power, and X-propagation. It leverages single-core and multi-core simulation technology for best individual test performance and machine learning-optimized regression technology for the best regression throughput.

Learn More
Palladium Emulation

Cadence® Palladium® emulation platform provides early software development, hardware/software verification and debug, and in circuit emulation. It provides the highest debug productivity early in the design cycle when the RTL is still changing.

Learn More