概述

一流的以太网验证 IP，用于您的 IP、系统级芯片和系统级设计测试。

成熟、高度契合标准的验证解决方案。

面向以太网 Base-T1 的 Cadence® 验证 IP (VIP) 技术成熟、功能强大，整合了最新的协议更新，提供了完整的总线功能模型 (BFM)，并整合了自动协议检查和覆盖率模型。Base-T1 以太网 VIP 可以轻松集成在 IP、系统级芯片 (SoC) 和系统层面的仿真平台中，帮助您减少测试时间，加速验证收敛，并确保最终产品的质量。Base-T1 以太网 VIP 可在所有主流的仿真器上运行，支持 SystemVerilog 语言，以及相关的方法学，包括通用验证方法学 (UVM) 和开放验证方法学 (OVM)。

Base-T1 以太网 VIP 能够在独立、部分协议栈和全协议栈模式下验证 10Mbps、100Mbps 和 1000Mbps 速度的以太网接口：

  • XMII 级别：位于 MAC 和 PHY 之间
  • PCS、PMA 级别：位于 PHY 子层中
  • TX/RX 侧：位于链路双方之间

支持的协议标准：IEEE 规范 802.3bw-2015、802.3bp-2016 和 802.3cg-2019。

以太网 Base-T1 框图

产品优势

  • 支持 SystemVerilog、UVM、OVM、e 和 SystemC 的仿真平台语言接口
  • 预定义的协议检查，可以评估 DUT 模型是否符合协议要求
  • 在 TX 和 RX 侧多个数据队列节点进行回调访问，以便数据对比、数据编辑和错误注入
  • 创建数据包跟踪器，便于调试
  • 内容丰富且可扩展的 SystemVerilog 覆盖率模型

主要功能

下表列出了 VIP 中实现的规范的一些重要功能：

功能名称

描述

10 Base-T1 接口

基于 IEEE 802.3cg-2019（条款 147）

  • 4b/5b 编码器/解码器
  • 17 位自同步加扰器/降扰器
  • PCS 发送 FSM
  • PCS 接收 FSM
  • PMA 曼彻斯特差分编码 (DME)
  • 支持 DME 旁路
  • 支持 PLCA RS 子层 (IEEE802.3cg-2019CL-148)

100 Base-T1 接口

基于 IEEE 802.3bw-2015

  • MII
  • 4b/3b 编码/解码
  • 数据加扰器
  • 旁路加扰器
  • PHY 控制
  • 链接监控

1000 Base-T1 接口

基于 IEEE 802.3bp-2016

  • GMII
  • 80b/81b 编码/解码
  • 旁路加扰器
  • RS-FEC (450, 406)
  • EEE
  • OAM
  • CL-98 AN
  • PHY 控制
  • 链接同步
  • 链接监控

动态切换
  • 运行时速率实时切换

PMA 总线宽度
  • 可配置的 PMA 总线宽度：100/1000BaseT1 为 2 位，10BaseT1s 为串行。

时钟，抖动，漂移
  • 内部和外部时钟模式

流量控制
  • Pause FC 和 PFC Pause FC

帧类型
  • 以太网 IEEE 802.3（类型和长度已定义）
  • Jumbo 帧
  • MAGIC 帧
  • Version II 帧
  • Pause 帧
  • PFC Pause 帧
  • 管理帧
  • 标签帧：单标签（Q-VLAN 标签）和双标签（S-VLAN 标签和 Q-VLAN 标签）
  • 上层帧：TCP、UDP、IPV4、IPV6、SNAP、MPLS、FC、MACSEC

自定义帧
  • 专有帧头部支持

MDIO 接口
  • 符合第 22 条和第 45 条规定的 MDIO 接口

仿真测试集合

VIP 附带一个场景测试集合，可轻松评估和部署 VIP

如需更多信息请联系我们

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率

了解更多
Related Products
System VIP

Cadence® System-Level Verification IP (System VIP) takes Cadence’s market leadership in IP-level verification automation and brings it to the chip level. It consists of a suite of tools and libraries, each working seamlessly with Cadence’s simulation, emulation, and prototyping engines.

Learn More
Design IP

Silicon-proven Advanced Memory interface IP and industry-leading PCIe and High Speed SerDes IP in leading edge foundry processes

Learn More
Xcelium Logic Simulation

Cadence® Xcelium™ Logic Simulation provides best-in-class core engine performance for SystemVerilog, VHDL, SystemC®, e, UVM, mixed signal, low power, and X-propagation. It leverages single-core and multi-core simulation technology for best individual test performance and machine learning-optimized regression technology for the best regression throughput.

Learn More
Palladium Emulation

Cadence® Palladium® emulation platform provides early software development, hardware/software verification and debug, and in circuit emulation. It provides the highest debug productivity early in the design cycle when the RTL is still changing.

Learn More