概述

一流的 Arm® AMBA® AHB 验证 IP (VIP)，用于您的 IP、系统级芯片和系统级设计测试。

Cadence 为 AHB 规范提供成熟而全面的验证 IP (VIP)，该规范是 Arm® AMBA® 协议系列的一部分。Cadence® AHB 验证 IP 整合了最新的协议更新，提供了完整的总线功能模型 (BFM)，并集成了自动协议检查和覆盖率模型。Cadence 为互连验证提供了一个综合解决方案，在数据通过系统传输时验证其正确性和完整性，并为性能分析自动生成仿真平台。它还提供了一个现成可用的测试套件，由具有有限随机性水平的半定向测试组成。用于 AMBA AHB 的 VIP 适用于知识产权 (IP)、系统级芯片 (SoC) 和系统级验证，并与行业标准的通用验证方法 (UVM) 兼容，可在所有先进的仿真器上运行。

支持的规范：AMBA AHB v2.0、AMBA 3 AHB-Lite Protocol v1.0、AMBA 5 AHB5 更新，以及 Armv6 AMBA Extensions

AMBA AHB 图片

产品优势

  • 可配置为 AHB 或 AHB-Lite 验证 IP
  • 支持在 SystemVerilog、UVM、OVM、e 和 SystemC 验证环境中无缝集成
  • 生成所有类型的 AHB 事务
  • 提供对burst、transfer和response的完全控制（时序、数据、地址和控制信号）
  • 支持数据项的全部或部分随机化
  • 支持错误注入
  • 包括一组回调，在各种协议事务事件中提供访问权限，用于事务修改、数据比对和调试
  • 包括全面检查和覆盖率模型
  • 包括从属模型中的嵌入式内存模型
  • 嵌入式内存模型可通过后门进行设置和访问
  • 数据包跟踪纪律，便于调试
  • 与系统验证记分板 (SVD) 无缝集成

主要功能

下表列出了 VIP 中实现的规范的一些重要功能：

功能名称

描述

多个代理
  • 可以支持任意数量的代理

数据和地址宽度
  • 支持所有合法数据和地址宽度

自动从属响应
  • 可配置选项，使用自动从属响应

延迟控制
  • 支持设置通道上数据之间的延迟

管理器信号控制
  • 支持控制读和写地址通道中的burst信号值，以及控制写数据通道中的transfer信号值

内存监控

  • 可以使用后门访问来设置内存

从属响应控制
  • 支持控制读数据通道中的信号

从属内存仿真
  • 对使用内存的从属进行数据一致性检查

事务类型
  • 支持监控和驱动所有读写事务

Hunalign 和 Hstrb
  • 支持 Hunalign 和 Hstrb 信号。为了处理未对齐访问和混合字节序访问，可以使用字节通道strobe来指示传输中哪些字节通道处于活动状态

从属响应
  • 支持所有从属响应 - OKAY、ERROR、SPLIT、RETRY 和 XFAIL（XFAIL 仅与 ARMv6 AMBA 扩展相关）

Lite Cortex-M3
  • 支持 Arm Cortex ® -M3 规范中定义的撤回

AHB-Lite
  • 支持 AMBA5 AHB 中引入的安全传输、专属传输、扩展内存类型、多从属选择、用户信令和单拷贝原子性功能

专属访问
  • 支持专属访问（Armv6 AMBA 扩展）

二级缓存
  • 2 级缓存支持（Armv6 AMBA 扩展）

仿真测试集合

具有覆盖模型的综合测试集合，可实现简单快速的设计和初始环境搭建（bring-up）。

RapidCheck Test Suite

掌握您的工具

教程、文件和当地专家

Cadence 在线支持

通过在线培训、VIP门户、应用笔记和故障排除文章提高您使用Cadence验证IP的效率

了解更多
Related Products
System VIP

Cadence® System-Level Verification IP (System VIP) takes Cadence’s market leadership in IP-level verification automation and brings it to the chip level. It consists of a suite of tools and libraries, each working seamlessly with Cadence’s simulation, emulation, and prototyping engines.

Learn More
Design IP

Silicon-proven Advanced Memory interface IP and industry-leading PCIe and High Speed SerDes IP in leading edge foundry processes

Learn More
Xcelium Logic Simulation

Cadence® Xcelium™ Logic Simulation provides best-in-class core engine performance for SystemVerilog, VHDL, SystemC®, e, UVM, mixed signal, low power, and X-propagation. It leverages single-core and multi-core simulation technology for best individual test performance and machine learning-optimized regression technology for the best regression throughput.

Learn More
Palladium Emulation

Cadence® Palladium® emulation platform provides early software development, hardware/software verification and debug, and in circuit emulation. It provides the highest debug productivity early in the design cycle when the RTL is still changing.

Learn More