Xcelium Logic Simulation

Cadence^® Xcelium™ Logic Simulation 可为 SystemVerilog、VHDL、SystemC^®、e、UVM、混合信号、低功耗和X态传播(X-propagation)提供业内一流的核心引擎性能。它通过单核和多核仿真技术提供最佳的单独测试性能，并利用借助machine learning进行优化的回归技术获得最佳的回归吞吐量。

Xcelium 单核仿真具有计算平台灵活性，可实现一流的编译、性能和吞吐量，其优势如下：

• 针对新设计风格和最新编码实践进行持续性能优化
• 借助 Xcelium 增量和并行构建，将编译速度提高 10 倍
• 使用保存/恢复和动态测试重新加载来提高吞吐量效率
• 支持 x86、Arm^® 和云计算平台

Xcelium 多核仿真可针对关键回归问题进行测试。Xcelium 仿真集成了多核技术以降低吞吐量延迟，从而实现以下成效：

• RTL 定向测试的性能提升高达 2 倍
• 门级 ATPG 和 BIST 测试的性能提升高达 10 倍，包括零延迟和带SDF

搭载机器学习技术 (Xcelium ML) 的 Xcelium Logic Simulation 提供利用机器学习进行优化的回归。通过指示 Xcelium 仿真内核，加快随机回归的速度，并提供以下优势：

• 在相似覆盖率的前提下将回归效率提高 5 倍
• 用户控制的回归目标，例如最大程度提高吞吐量、压力设计电路单元，以及用随机测试代替定向测试

领先功能

低功耗

Cadence 一直处于低功耗技术的前沿，我们于 2005 年推出了 CPF，支持 2006 年推出的 UPF，并于 2009 年过渡到了 IEEE 1801。Xcelium 仿真支持用于低功耗仿真的 CPF 和 UPF/IEEE 1801。

混合信号

具有混合信号选项的 Xcelium 仿真器涵盖了高级数字功能，例如 UVM、SystemVerilog 仿真平台、UPF/CPF 和 SystemC。它还支持多种仿真语言，例如 Verilog-A、Verilog-AMS、VHDL-AMS、SystemVerilog Real Number Modeling (SVRNM)、SystemVerilog，支持混合信号功能以及 SPICE 和其他以数字为中心的混合信号技术，例如低功耗和混合信号、代码覆盖率和混合信号、功能安全性和混合信号以及增量细化和混合信号。

约束随机

Cadence 仿真器是约束随机技术和方法领域的领导者，从推出 ^Specman® Simulation 开始，后来发展成为 UVM 和库标准化方面的关键驱动技术。Xcelium 约束解算器是最新一代产品，它包括功能强大的新型约束分析器和约束求解性能分析工具。

X态传播(X-propagation)

X态传播(X-propagation)是一项功能，有助于在符合 LRM 的 RTL 仿真中避免 X 优化。这样可以尽早发现X态传播(X-propagation)问题，并避免以后在门级仿真中出现意外情况。Xcelium 仿真支持两种X态传播(X-propagation)模式：较为悲观的 Forward-Only-X (FOX) 模式，和悲观程度较低的 Compute-As-Ternary (CAT) 模式。