Cadence Specman Elite

Cadence^® Specman^® Elite 可实现仿真平台生成和重用的自动化，并提供多语言支持和高级调试选项。该工具可在云上使用，支持行业标准的验证语言，并与 Open Verification Methodology (OVM)、Universal Verification Methodology (UVM) 和 eReuse Methodology (eRM) 兼容，您可以快速轻松地将其整合至已有的验证流程之中。它还提供了一个环境，可与使用 e 语言编写的仿真平台环境配合使用，对其进行编译和调试。

Cadence Specman Elite 使用可执行规范和设计人员指定的约束条件来自动生成仿真平台，同时检测规范的误述问题。它提供的自动数据和断言检查功能可加快调试速度，而其功能覆盖率分析功能则可使用基于指标的验证方法来驱动验证。借助自动的仿真平台生成功能，您可以提高模块块、芯片和系统级别的验证效率。

各种行业标准仿真器也支持 Cadence Specman Elite 硬件验证语言。与其他语言和标准一样，Cadence Xcelium ^™ Parallel Logic Simulation 的 IEEE 1647 e 语言通过原生编译器提供卓越的运行时性能、Accellera UVM-ML OA 等多语言支持以及高级调试功能。

Specman Advanced Option

Specman Advanced Option 是 Cadence Enterprise Specman 仿真器的附加组件，结合了动态加载和随机种子重新设定技术（皆支持 e 语言），大大提高了验证和调试效率。您可以将仿真运行到某个特定的点，保存其状态，稍后在多个流程中继续运行。您可以还原仿真状态并重新设定随机种子以增加覆盖率，还可以在还原后动态加载新文件以指导将来的结果。

Specman Advanced Option 摒弃了冗长的启动功能，让您可以快速定位到最重要的仿真位置；实现更高的功能覆盖率；缩短测试开发和调试周期；缩短回归运行；节约数百小时的仿真时间。

主要功能

• 捕获可执行文件规范，消除导致bug的误述问题
• 利用 e 语言独特的面向方面编程 (AOP) 功能，实现快速的环境构建、可扩展性和重用性
• “IntelliGen” AOP 约束解算器可自动生成测试，将运行时速度提升高达 5 倍，实现前所未有的分布控制和多达 10 亿个逻辑门系统的可扩展性
• 自动执行数据和断言检查，以加快调试速度
• 跟踪行业标准的覆盖率指标（功能、事务、HDL），以提高验证质量
• 支持经过验证的指标驱动验证解决方案，将 UVM-MS 用于以数字为中心的混合信号验证，一次验证即可成功
• 在 e 验证环境之上创建可重用序列和多通道虚拟序列
• 全面的语言支持，包括：e、Open Verification Library (OVL)、OVM 类库、UVM 类库、SystemC、SystemVerilog、Verilog、VHDL、PSL、SVA、C/C++ 模型、MATLAB 模型，以及以 Verilog-A、VHDL-A、wreal 和 SPICE 编写的模拟模型
• 可与各大主流仿真器协同工作，在 Xcelium Parallel Logic Simulation 内使用时，可提供高速直接的内核接口