基于 FPGA 的原型验证

Learn how this Dynamic Duo provide performance at 10s of MHz for billion gate sized designs, in a unified compile and debug environment for fast bring-up and full hardware/software debugging

基于 FPGA 的原型验证

如今，开发系统级芯片(SoC)需要的软件内容越来越多，设计团队需要尽早开始软件开发工作，以满足工期和预算要求。尽管基于 FPGA 的原型验证已成为首选的开发方法，但由于芯片复杂性与日俱增，上市时间不断缩短，启动原型验证系统可能极具挑战性，且极为耗时。

使用 Cadence^® 基于 FPGA 的原型验证技术，设计和验证团队可以快速开始原型验证，并为早期软件开发、系统验证和吞吐量回归提供一个硅前(pre-silicon)平台。