硅前(Pre-Silicon)软件验证吞吐量
Cadence® Protium™ 原型平台，可以快速进行SoC验证和原型开发，并为早期软件开发、系统验证和硬件回归提供一个硅前 (pre-silicon) 测试平台。
Protium X2 Enterprise Prototyping Platform
与之前的平台相比，我们最新的企业级原型平台为复杂的SoCs和系统的开发提供了更高的验证性能和容量。Protium X2 平台利用最新的 VU19P Xilinx 原型 FPGA 并大量运用铜互连和光互连工艺，为数十亿门级的系统级芯片设计提供最高的原型验证性能。
-
每机架容量和速度分别达到 Palladium Z1 平台的 2 倍和 1.5 倍 - 统一的编译、仿真平台链接以及与 Palladium Z2 的接口，可搭建初始环境
- 在 24 小时内编译 100 亿门
- 调试吞吐量提高 2 倍
- 主机工作站连接速度提高 2 倍
- 内存访问速度提高 2 倍
- 增强的多用户功能
Protium X1 Enterprise Prototyping Platform
我们的第一代企业级原型平台经过数据中心式的尺寸外形优化，提供了高度的可扩展性和灵活性。Protium X1 平台将基于刀片式的现代硬件与业界领先的实现和调试软件套件结合在一起，提供了用于尽早开始固件和软件开发所需的一切工具，确保您可以快速可靠地完成原型开发。
- 可扩展的性能，比 Palladium Z1 平台快 5 倍，用于 10 亿门级设计
- 容量可从 2500 万门扩展到 40 亿门
- 先进的调试功能，包括对原型设计完整可见性、高性能 DPI 接口以及存储器内容的上传/下载
Protium S1 Desktop Prototyping Platform
对于那些需要根据 IP 或小型系统级芯片设计进行原型开发的人来说，我们的桌面原型平台是非常出色的入门套件。Protium S1 原型平台虽然不像 Protium X1 和 X2 平台那样可扩展，但具有紧凑且经济的形状参数(form factor)，同样可实现快速初始环境搭建。
- 用于中小型复杂设计，容量高达 1 亿门
- 用于小型设计，在极短的时间内构建原型验证环境，实现早期固件开发
- 与 Protium X1、Protium X2 和 Palladium Z1 保持高度一致，简化了环境整合，更易于使用
Image
接口支持
为了与我们的仿真系统相辅相成，我们还提供全面的物理和虚拟接口支持，让 Protium 平台的使用变得更加简单高效。
- SpeedBridge Adapters：协议接口解决方案，借助 Palladium 仿真和 Protium 原型系统实现高效的驱动程序和应用级测试
- Protium 子卡：为基于 FPGA 的原型验证提供全面功能，从 SRAM 和 DDRx 存储卡、测试适配器，再到增强调试的数据采集卡
- 存储模型：全面的产品组合支持业内大多数的标准内存模型
- VirtualBridge Adapters：使用户应用程序和操作系统驱动程序能够建立与 Palladium 仿真和 Protium 原型系统的虚拟协议连接
- Accelerated VIP：一套全面的高性能协议 IP，可验证系统级芯片的接口和外围设备
使用模型
Protium 原型平台可通过以下方式支持不同的应用场景，以提高验证效率：
- 在线原型设计
- 利用虚拟平台的混合原型设计
- 连续的高速数据捕获
- 早期固件开发/软件调试
- 硅前软件/OS 开发
- 硬件/软件协同验证
- 系统集成度测试
Verified with Cadence
了解我们的客户如何利用 Dynamic Duo 来优化验证、确认和 pre-silicon 软件启动之间的工作量分配，以及采用左移方法来加速他们的产品开发过程。
Customers
With twice the useable capacity, 50 percent higher throughput, and faster modular compiler turnaround, we can validate our most sophisticated GPU and SoC designs comprehensively and on schedule.
Narendra Konda, Senior Director, Hardware Engineering, NVIDIA Corporation
The ability to perform design bring-up and transition between the Palladium Z2 emulation and the Protium X2 prototyping platforms in short time provides us with the opportunity to optimize our shift-left deployment for our most challenging SoC designs.
Alex Starr, Corporate Fellow, Methodology Architect, AMD
The tightly integrated Cadence and Xilinx front-to-back flow allows software developers to use the platform at the earliest possible point during the development flow and to focus on design validation and software development rather than prototype bring-up.
Hanneke Krekels, senior director, Core Vertical Markets, at Xilinx, Inc
