要进行全面的系统级 SoC/ASIC 验证，您需要在可扩展的验证环境中着重验证您的设计并解决相关问题。这种验证环境需要具备高度的可控性和可见性，针对设计应用系统级激励，并验证完整系统的性能和行为。使用 Cadence® 高吞吐量硬件仿真技术，设计和验证团队能够利用真实的系统级环境快速启动、验证、调试和转换其软件和硬件设计。
利用我们的仿真加速技术，您可以扩展和重用现有的软件仿真验证环境，并在 RTL 级和门级使其速度提升到远远超过软件仿真器的水平。它还提供了基于信号的加速 (SBA) 和高级的基于事务的加速 (TBA) 方法，以进一步提高性能。SBA 允许用户加速现有的软件仿真器验证环境，而无需更改现有的方法或仿真平台环境。TBA 使软件仿真环境能够以最高的硬件仿真速度运行，同时保持了软件仿真环境的灵活性和仿真平台的可重用性。Cadence 可加速的验证知识产权 (VIP) 库为最常见的协议提供现成可用的事务级处理程序。
此外，使用完整的工具套件时，您将获得更强大的结果：
- 编译不同工作负载(workload)的数据库，单个工作站上每小时的编译速度高达 140MG
- 分配尽可能多的工作负载
- 根据优先级运行工作负载
- Pre-silicon 与Post-silicon调试
