Sigrity最新技术

Sigrity 2018最新版集成3D设计与分析，大幅加速PCB设计进程

互连建模技术

升级版的互连建模技术致力于解决PCB和IC封装设计中出现的问题。随着信号速度攀升至32Gbps乃至更快，将PCB和连接器进行整体建模势在必行。全新的 Cadence^®Sigrity^™3D Workbench技术，包括 Sigrity PowerSI 3D EM Extraction Option (3DEM), 可在用户导入机械结构——如电缆和连接器后，使之与PCB合并，从而对电路板到连接器的关键3D结构进行统一的建模和优化。同时，PCB的更新内容可以被自动反馈到PCB layout 工具中。

3D Workbench

• 适用于SI和PI应用
• 熟悉的3D观感
• 可导入机械结构
• 可导入电气数据库，并与机械结构合并
• 3D实体建模（参数化、全功能）
• 仿真包括:
  • 双绞线（电缆）
  • 背板加连接器
  • 连接器建模（HDMI，SATA等）
  • PCB上的SMA连接器

刚柔结合设计支持

业界首创的、从单一layout数据库中实现完全提取刚柔结合PCB的技术，可提供刚性和网状地面柔性电缆区域的精确互连建模。区域信息可自动从 Cadence Allegro^® 技术的17.2版本中导入。

• Sigrity PowerSI technology

更快速的IC 封装建模

对于含有数千个bump/ball的IC封装设计，建模速度可提高3倍，内存消耗降低75％。

• Sigrity XtractIM^™ technology

电源完整性技术更新

升级后的电源完整性（PI）技术可满足PCB从前端到后端设计流程的最新检查要求和最新可用性需求。添加了许多增强功能，包括树形结构（层次视图）、快速搜索和筛选、tree的对比报告及工具提示。

• Allegro PowerTree^™ technology

升级后的DC分析技术增强了与Allegro平台的技术集成、支持HTML框图功能以及自动在焊盘添加节点的功能。

• Sigrity PowerDC^™ technology

AC分析技术增强了检查功能，可查看加权电流并检查等电位。新的批处理模式“project”允许将这两个新工作流程以及其它的工作流程设置为一组，从而进行批处理检查。

• Sigrity OptimizePI^™ technology

信号完整性技术更新

升级后的信号完整性（SI）技术可加快验证存储器接口、串行链路以及PCB上过量的其它信号（这些信号可能导致设计故障）所需的时间。升级版引入了工作流程和视窗功能，可用于快速执行电气规则检查，以查找阻抗变化和过度耦合。这些检查不需要任何模型，可由信号完整性技术专家或领域新手轻松完成。

• Allegro Sigrity SI Base