What’s New in Allegro PCB Design

电路板设计阶段是新产品上市过程中最漫长的一个阶段。 Cadence^® Allegro^® 技术可以帮助您通过提高个人和团队的生产力来缩短整体设计进程，并通过将尽可能多的后期设计验证和分析过程纳入早期设计阶段的方式，最大限度地减少设计返工。

Allegro PCB DesignTrue DFM Technology

可制造性是所有设计最基本的要求。无论是谁对可生产性负责，最终的压力都将由PCB设计人员承担。 Allegro PCB DesignTrue DFM Technology为设计环境引入了超过2,000个实时、可制造性规则检查，可以最大限度地减少返工并简化新产品上市过程。制造规则涵盖PCB制造和装配的所有领域，包括刻蚀、层压、钻孔、电镀、阻焊、丝网印刷和装配。

制造和装配约束的集成设计

制造规则在用户熟悉的约束管理器中作为约束进行管理，与电气规则独立共存且或多或少具有约束条件。制造规则包括外形、掩模、环形圈、铜排间距、丝网印刷、过孔、背钻和刚柔结合特性等。装配规则涵盖外形、元件、基准点和钢网检查。

实时DFM验证

设计面板在设计时可实时显示DFM检查违规的情况，找到并修复错误的最佳时机是在设计中,而不是在设计完成后。

有信心地签核

在签核之前，对整个设计的所有规则进行强制批量检查以实现DFM规则的二次检查。如果发现错误，您便可以即时地在设计中进行轻松定位和修复。

针对PCB设计人员的可执行分析结果

PCB设计是信号完整性从理论到实践的应用。通过将可操作的分析结果呈现在PCB设计人员的工作环境中，Allegro技术可以帮助设计人员最大限度地减少返工以更快地完成复杂设计。

串扰分析

不仅设计新手可以轻松识别并解决设计中的串扰问题，信号完整性（SI）专家们也可以依赖该Sigrity^TM分析技术中的颜色编码和数字视觉线索功能发现被突出标识的潜在问题走线。

返回路径检查

轻松识别潜在的返回路径问题，例如，可以在设计中实时跨越分割平面或更改参考平面，而无需等待信号完整性工程师执行分析并提供反馈。

返回路径设计规则检查

节省用于筛选本该有地面或电源参考平面却实际没有的信号的时间。在某些情况下，信号必须通过分割平面。轻松定位并查看参考平面的偏差，可以确保您有完整的接地电流路径。

阻抗分析及可视化

在分析参考平面所在位置的基础上，对走线线段或线段的一部分进行颜色编码以显示阻抗的不连续性。不同线段采用不同颜色编码，以反映阻抗高于、低于或满足阻抗约束的情况。

耦合分析及可视化

耦合分析及可视化功能为串扰问题提供了观察界面。用户可就哪里会出现更高耦合、及其原因而得到视觉反馈，从而减少了PCB设计人员与信号完整性（SI）和电源完整性（PI）工程师之间的返工迭代次数。将鼠标悬停在走线上可以进而得到解决问题所需的详细信息。

Allegro PCB Symphony Team Design Option：提供实时、并行的PCB设计协作

团队合作的模式在不断变化；个体的高度专业化，使得最优化配置专业工程师资源，使其在关键部位发挥最大作用，是确保团队高效运作的方法之一。Allegro PCB Symphony Team Design Option支持协作布局、布线、自动交互式布线、交互式布线和形状设计，让您的团队通过实时、并行的设计协作更高效地完成设计。