Tensilica FloatingPoint DSP 具有低功耗和出色的单位面积性能

Cadence® Tensilica® FloatingPoint KP1/KP6 DSP 提供高性能的浮点计算吞吐量,并具有能耗低和面积小的特点。Tensilica FloatingPoint KP1/KP6 DSP 具有出色的可配置性和可扩展性,使系统级芯片设计者能够灵活地配置浮点 DSP,以满足他们的性能要求和低能耗、小面积的预算。Tensilica FloatingPoint KP1/KP6 DSP 针对依靠电池供电的设备、AI/ML、AR/VR、电机控制、智能传感器、传感器融合、ADAS、自动驾驶等应用进行了优化。

FloatingPoint KP1/KP6 DSP
FloatingPoint KP1/KP6 DSP

核心优势

性能、功耗和面积

具有出色 PPA 的 DSP,专为浮点处理而设计

超低能耗,占用面积小

高性能、低能耗、小尺寸

可扩展性

ISA 适配超高性能 Tensilica FloatingPoint KQ7/KQ8 DSP

软件可移植性

通用浮点 ISA 支持 DSP 之间的轻松软件迁移

可扩展、可配置

可定制的指令集,用于实现差异化,进一步提高性能

主要功能

  • VLIW 并行技术可在每个周期发出多个并发操作
  • Xtensa LX 安全模式
  • 128 位和 512 位 SIMD
  • IEEE 754 矢量浮点数
  • 性能优化的融合乘加 (FMA)
  • 8b/16b/32b/64b 整数 ALU 运算
  • 针对 FFT 运算进行了优化
  • 增强的复数计算处理
  • 卓越的自动矢量化支持
  • TIE(Tensilica 指令扩展) 支持轻松扩展并进一步增强性能
  • 经过优化的 Eigen、NatureDSP、Math 和 SLAM 库,便于软件开发

合作伙伴

Cadence 通过自身的 Tensilica 处理器 IP 融合了业界领导者的一流产品和服务,可帮助您加快系统级芯片设计的开发,同时达到严苛的功耗和性能要求。浏览下方的 Tensilica 处理器 IP 服务合作伙伴列表。

Technologies

Functional Safety for Automotive

Cadence is committed to enabling Functional Safety applications across the Tensilica processor lineup, whether it's an off-the-shelf processor/DSP IP or a custom domain-specific processor for a specific application

Tensilica Processor Technology

Differentiate, reduce time to market, add flexibility, and get the best performance, power, and area

TIE

Customize your DSPs/processors for optimized performance, energy efficiency, and differentiation

Development Toolchain

Create a perfect match for your application, guaranteed correct by construction

支持

Cadence 致力于通过一系列产品解决方案来帮助设计团队保持高效,这些解决方案允许用户专注于缩短上市时间和实现芯片流片成功。

免费软件评估

免费试用 SDK 软件开发工具包 15 天。为您展示如何轻松使用我们基于 Eclipse 的 IDE。

立即申请

培训

事实证明,我们的实践培训可以显著加快用户对 Tensilica 工具的了解,帮助用户熟练掌握产品的使用技巧。

浏览目录

在线支持

24x7 全天候在线访问知识库的最新文章和技术文档。(需要登录)

立即访问

Xtensa 处理器生成器 (XPG)

Xtensa 处理器生成器 (XPG) 是我们的技术核心,这是一款基于云的专利系统,可创建自动建构校正处理器和所有相关软件、模型等(需要登录)

启动 XPG