公司简介

适用于 PCIe 的 Cadence PHY IP专为先进的 FinFET 技术而设计,为使用 PCI Express® (PCIe®) 6.0 和5.0、Compute Express Link (CXL)、网络、AI/ML和 HPC 应用提供能效一流的低延迟解决方案。

核心优势

高效节能

  • Cadence 用于 PCIe 和 CXL 的 PHY IP 旨在为最新的 PCIe 标准提供一流的能效,同时满足高速、高 dB 损耗、高串扰通道中的数据和时钟恢复要求
  • 支持最新的节能Engineering Change Notices (ECN)。

灵活

  • PHY IP 易于配置,可满足多链路使用案例的应用需求。
  • 支持以太网和 PCIe 协议,全面支持高性能计算领域最常见的应用
  • 可根据具体应用需求配置控制器 IP

面向未来的设计

  • PHY IP 可在先进的 FinFET 制程节点中使用
  • 控制器 IP 支持 PCIe 6.0 、5.0 和 CXL,延迟低

应用

HPC/AI/ML

在提高能效的同时,增加每条通道的数据带宽

存储和永久性内存

以最低的退出延迟实现最低的有功和待机功耗

企业、云和数据中心解决方案

可扩展的多协议解决方案,有功功耗极低,支持安全性和远程访问服务 (RAS) 功能