Home
  • 产品
  • 解决方案
  • 支持与培训
  • 公司
  • ZH CN
    • SELECT YOUR COUNTRY OR REGION

    • US - English
    • Japan - 日本語
    • Korea - 한국어
    • Taiwan - 繁體中文

尖端设计工具

  • 数字设计与签核
  • 定制 IC/模拟/ RF 设计
  • 系统设计与验证
  • IP
  • IC 封装设计与分析

创新系统设计

  • 系统分析
  • 嵌入式原型验证
  • PCB 设计与分析

万物智能

  • AI / 机器学习
  • AI IP 产品

CADENCE云服务

VIEW ALL PRODUCTS

数字设计与签核

Cadence® 数字与签核解决方案, 提供快速的设计收敛和更出色的可预测性,助您实现功耗、性能和面积(PPA)目标。

PRODUCT CATEGORIES

  • 逻辑等效性检查
  • SoC Implementation and Floorplanning
  • 形式验证与功能 ECO
  • 低功耗验证
  • RTL 综合
  • 功耗分析
  • 约束和CDC签核
  • 硅签核
  • 库表征
  • 可测性设计

FEATURED PRODUCTS

  • Genus Synthesis Solution
  • Conformal Smart LEC
  • Innovus Implementation System
  • Tempus Timing Signoff Solution
  • Pegasus Verification System
  • RESOURCES
  • Flows

定制 IC/模拟/ RF 设计

Cadence® 定制、模拟和射频设计解决方案可以实现模块级和混合信号仿真、布线和特征参数提取等诸多日常任务的自动化,助您节省大量时间。

PRODUCT CATEGORIES

  • 电路设计
  • 电路仿真
  • 版图设计
  • 版图验证
  • 特征库提取
  • RF / Microwave Solutions

FEATURED PRODUCTS

  • Spectre X Simulator
  • Virtuoso RF Solution
  • Virtuoso Layout Suite
  • Virtuoso ADE Product Suite
  • Virtuoso Advanced Node
  • Voltus IC Power Integrity Solution
  • RESOURCES
  • Flows

Verification

Offering a full verification flow to our customers and partners that delivers the highest verification throughput in the industry

PRODUCT CATEGORIES

  • 调试纠错分析
  • Emulation and Prototyping
  • 形式化验证与静态验证
  • 验证规划与管理
  • 仿真
  • 软件驱动验证
  • 验证IP(VIP)
  • System-Level Verification IP

FEATURED PRODUCTS

  • vManager Verification Management
  • JasperGold Formal Verification Platform
  • Xcelium Logic Simulation
  • Palladium Enterprise Emulation
  • Protium Enterprise Prototyping
  • System VIP
  • RESOURCES
  • Flows

IP

开放的 IP 平台助您定制应用驱动的系统级芯片(SoC)设计。

PRODUCT CATEGORIES

  • Interface IP
  • Denali Memory IP
  • Tensilica 处理器 IP
  • Analog IP
  • System / Peripherals IP
  • 验证 IP

IC 封装设计与分析

提升先进封装、系统规划和多织构互操作性的效率和准确性,Cadence 封装实现工具可实现自动化和精准度。

PRODUCT CATEGORIES

  • IC 封装设计
  • IC封装设计流程
  • SI/PI 分析
  • SI/PI 分析点工具
  • 跨平台协同设计与分析

系统分析

Cadence®系统分析解决方案提供高精度的电磁提取和仿真分析,确保您的系统在广泛的运行条件下正常工作。

PRODUCT CATEGORIES

  • Computational Fluid Dynamics
  • 电磁求解器
  • 射频/微波设计
  • Signal and Power Integrity
  • 热求解器

FEATURED PRODUCTS

  • Clarity 3D Solver
  • Clarity 3D Transient Solver
  • Celsius Thermal Solver
  • Omnis
  • Sigrity Advanced SI
  • Sigrity Advanced PI
  • RESOURCES
  • System Analysis Resources Hub
  • AWR Software Download Free Trial

嵌入式原型验证

PCB 设计与分析

Cadence® PCB 设计解决方案更好地结合了组件设计和约束驱动流程的系统级仿真,实现更短、更加可预测的设计周期。

PRODUCT CATEGORIES

  • 原理图设计
  • PCB 版图设计
  • 库与设计数据管理
  • 模拟/混合信号仿真
  • SI/PI 分析
  • SI/PI 分析点工具
  • 射频/微波设计

FEATURED PRODUCTS

  • Allegro Package Designer Plus
  • Allegro PCB Designer
  • RESOURCES
  • What's New in Allegro
  • What's New in Sigrity
  • Flows
  • Advanced PCB Design & Analysis Blog

AI / 机器学习

AI IP 产品

产业方案

  • 5G系统与子系统
  • 航天与国防
  • 汽车电子解决方案
  • AI / 机器学习

技术方案

  • 3D-IC设计
  • 数字先进节点
  • Arm-Based解决方案
  • Cloud 解决方案
  • 低功耗设计
  • 混合信号设计
  • 光电设计
  • 射频/微波
See how our customers create innovative products with Cadence

技术支持

  • 技术支持流程
  • 线上技术支持
  • 软件下载
  • 计算平台支持
  • 售后支持联络
  • 技术论坛

培训

  • 定制IC/模拟/设计
  • 设计语言及方法学
  • 数字设计与签核
  • IC封装
  • PCB设计
  • 系统设计与验证
  • Tensilica处理器IP
Stay up to date with the latest software 24/7 - Cadence Online Support Visit Now

公司介绍

  • 关于我们
  • 成功合作
  • 投资者关系
  • 管理团队
  • Computational Software
  • Alliances
  • 公司社会责任
  • Cadence大学计划

媒体中心

  • 会议活动
  • 新闻中心
  • 博客

企业文化与职业

  • Cadence文化与多样性
  • 招贤纳士
Learn how Intelligent System Design™ powers future technologies Browse Cadence’s latest on-demand sessions and upcoming events. Explore More
ZH - China
  • US - English
  • Japan - 日本語
  • Korea - 한국어
  • Taiwan - 繁體中文
  • 产品
    • 尖端设计工具
      • 数字设计与签核
        • PRODUCT CATEGORIES
          • 逻辑等效性检查
          • SoC Implementation and Floorplanning
          • 形式验证与功能 ECO
          • 低功耗验证
          • RTL 综合
          • 功耗分析
          • 约束和CDC签核
          • 硅签核
          • 库表征
          • 可测性设计
        • FEATURED PRODUCTS
          • Genus Synthesis Solution
          • Conformal Smart LEC
          • Innovus Implementation System
          • Tempus Timing Signoff Solution
          • Pegasus Verification System
          • RESOURCES
          • Flows
      • 定制 IC/模拟/ RF 设计
        • PRODUCT CATEGORIES
          • 电路设计
          • 电路仿真
          • 版图设计
          • 版图验证
          • 特征库提取
          • RF / Microwave Solutions
        • FEATURED PRODUCTS
          • Spectre X Simulator
          • Virtuoso RF Solution
          • Virtuoso Layout Suite
          • Virtuoso ADE Product Suite
          • Virtuoso Advanced Node
          • Voltus IC Power Integrity Solution
          • RESOURCES
          • Flows
      • Verification
        • PRODUCT CATEGORIES
          • 调试纠错分析
          • Emulation and Prototyping
          • 形式化验证与静态验证
          • 验证规划与管理
          • 仿真
          • 软件驱动验证
          • 验证IP(VIP)
          • System-Level Verification IP
        • FEATURED PRODUCTS
          • vManager Verification Management
          • JasperGold Formal Verification Platform
          • Xcelium Logic Simulation
          • Palladium Enterprise Emulation
          • Protium Enterprise Prototyping
          • System VIP
          • RESOURCES
          • Flows
      • IP
        • PRODUCT CATEGORIES
          • Interface IP
          • Denali Memory IP
          • Tensilica 处理器 IP
          • Analog IP
          • System / Peripherals IP
          • 验证 IP
      • IC 封装设计与分析
        • PRODUCT CATEGORIES
          • IC 封装设计
          • IC封装设计流程
          • SI/PI 分析
          • SI/PI 分析点工具
          • 跨平台协同设计与分析
    • 创新系统设计
      • 系统分析
        • PRODUCT CATEGORIES
          • Computational Fluid Dynamics
          • 电磁求解器
          • 射频/微波设计
          • Signal and Power Integrity
          • 热求解器
        • FEATURED PRODUCTS
          • Clarity 3D Solver
          • Clarity 3D Transient Solver
          • Celsius Thermal Solver
          • Omnis
          • Sigrity Advanced SI
          • Sigrity Advanced PI
          • RESOURCES
          • System Analysis Resources Hub
          • AWR Software Download Free Trial
      • 嵌入式原型验证
      • PCB 设计与分析
        • PRODUCT CATEGORIES
          • 原理图设计
          • PCB 版图设计
          • 库与设计数据管理
          • 模拟/混合信号仿真
          • SI/PI 分析
          • SI/PI 分析点工具
          • 射频/微波设计
        • FEATURED PRODUCTS
          • Allegro Package Designer Plus
          • Allegro PCB Designer
          • RESOURCES
          • What's New in Allegro
          • What's New in Sigrity
          • Flows
          • Advanced PCB Design & Analysis Blog
    • 万物智能
      • AI / 机器学习
      • AI IP 产品
    • CADENCE云服务
    • VIEW ALL PRODUCTS
  • 解决方案
      • 产业方案
        • 5G系统与子系统
        • 航天与国防
        • 汽车电子解决方案
        • AI / 机器学习
      • 技术方案
        • 3D-IC设计
        • 数字先进节点
        • Arm-Based解决方案
        • Cloud 解决方案
        • 低功耗设计
        • 混合信号设计
        • 光电设计
        • 射频/微波
      • 产业方案
        • 5G系统与子系统
        • 航天与国防
        • 汽车电子解决方案
        • AI / 机器学习
      • 技术方案
        • 3D-IC设计
        • 数字先进节点
        • Arm-Based解决方案
        • Cloud 解决方案
        • 低功耗设计
        • 混合信号设计
        • 光电设计
        • 射频/微波
      • 产业方案
        • 5G系统与子系统
        • 航天与国防
        • 汽车电子解决方案
        • AI / 机器学习
      • 技术方案
        • 3D-IC设计
        • 数字先进节点
        • Arm-Based解决方案
        • Cloud 解决方案
        • 低功耗设计
        • 混合信号设计
        • 光电设计
        • 射频/微波
  • 支持与培训
      • 技术支持
        • 技术支持流程
        • 线上技术支持
        • 软件下载
        • 计算平台支持
        • 售后支持联络
        • 技术论坛
      • 培训
        • 定制IC/模拟/设计
        • 设计语言及方法学
        • 数字设计与签核
        • IC封装
        • PCB设计
        • 系统设计与验证
        • Tensilica处理器IP
      • 技术支持
        • 技术支持流程
        • 线上技术支持
        • 软件下载
        • 计算平台支持
        • 售后支持联络
        • 技术论坛
      • 培训
        • 定制IC/模拟/设计
        • 设计语言及方法学
        • 数字设计与签核
        • IC封装
        • PCB设计
        • 系统设计与验证
        • Tensilica处理器IP
      • 技术支持
        • 技术支持流程
        • 线上技术支持
        • 软件下载
        • 计算平台支持
        • 售后支持联络
        • 技术论坛
      • 培训
        • 定制IC/模拟/设计
        • 设计语言及方法学
        • 数字设计与签核
        • IC封装
        • PCB设计
        • 系统设计与验证
        • Tensilica处理器IP
  • 公司
      • 公司介绍
        • 关于我们
        • 成功合作
        • 投资者关系
        • 管理团队
        • Computational Software
        • Alliances
        • 公司社会责任
        • Cadence大学计划
      • 媒体中心
        • 会议活动
        • 新闻中心
        • 博客
      • 企业文化与职业
        • Cadence文化与多样性
        • 招贤纳士
      • 公司介绍
        • 关于我们
        • 成功合作
        • 投资者关系
        • 管理团队
        • Computational Software
        • Alliances
        • 公司社会责任
        • Cadence大学计划
      • 媒体中心
        • 会议活动
        • 新闻中心
        • 博客
      • 企业文化与职业
        • Cadence文化与多样性
        • 招贤纳士
      • 公司介绍
        • 关于我们
        • 成功合作
        • 投资者关系
        • 管理团队
        • Computational Software
        • Alliances
        • 公司社会责任
        • Cadence大学计划
      • 媒体中心
        • 会议活动
        • 新闻中心
        • 博客
      • 企业文化与职业
        • Cadence文化与多样性
        • 招贤纳士

Cadence Modus DFT Software Solution

品质 – 可靠 – 安全

READ DATASHEET Read Tech Brief
  • Overview
  • Videos
  • News and Blogs
  • Customers
  • Support and Training

Key Benefits

  • 测试时间可缩短至当前业界架构的 1/3,且不会影响设计尺寸或故障覆盖率
  • 压缩逻辑线长可短至当前业界架构的 5/13——解决了传统扫描压缩逻辑导致的布线拥挤问题
  • 与 Genus Synthesis Solution 原生集成或作为独立的 DFT 插件提供
  • 最大程度提高诊断精度和分辨率——更快、更好地理解良率问题
  • 通过 ISO 26262 认证 “量身定做—工具可信度水平 1 级 (TCL1)”
我要提问

 

担心您的测试费用?Cadence® MODUS DFT Software Solution 可使您的 SoC 测试时间缩短至当前业界水平的 1/3。这款新一代工具中引入了新获专利的 2D Elastic Compression 架构,可实现 400 多倍的压缩比,且不会影响设计尺寸或布线。该解决方案具有用于存储器 BIST、逻辑 BIST、测试点插入和诊断等符合行业标准的一整套功能,可以帮助您降低生产测试成本并提高芯片利润率。

主要功能

Cadence Modus DFT Software Solution 中的 2D Elastic Compression 架构包含以下功能:

  • Modus 2D Compression:XOR 压缩逻辑在整个设计布局上形成了一个具有物理感知能力的 2D 网络,可以在缩短线长的情况下实现更高的压缩比。在 100 倍压缩率下,2D 压缩的线长可缩短至当前的行业扫描压缩架构的5/13。
  • Modus Elastic Compression:通过在 ATPG 的多个扫描周期内按顺序控制关注数据位,解压缩逻辑中嵌入的寄存器可将故障覆盖率保持在压缩率的 400 倍以上。将适用范围扩展到 LBIST 和 MISR 压缩。
  • 灵活的 DFT 插入:与综合(synthesis)及实现流程(implementation flows)集成或独立提供。所有的 Cadence Modus DFT 逻辑插入都与 Genus™ Synthesis Solution 原生集成,或作为与第三方综合工具一同使用的、独立且基于网表的解决方案而提供。这套解决方案的 Modus ATPG 组件与 Genus Synthesis Solution、Innovus™ Implementation System 和 Tempus™ Timing Signoff Solution 共享一套 Tcl 脚本撰写和调试语言,从而在整个 Cadence 数字流程中提高了流程开发效率并简化了用户培训。

这套解决方案中都包含什么?

除了 Modus 2D Elastic Compression,Cadence Modus DFT Software Solution 还包含以下功能:

  • Modus DFT:与 Genus Synthesis Solution 原生集成或单独提供,插入体的全芯片测试逻辑包括全扫描、边界扫描、压缩、低引脚数架构、X 掩膜、片上时钟控制器、JTAG 控制器、IEEE 1687 (iJTAG) 和 IEEE 1500。具有兼顾电源影响的功能,利用相同 UPF/CPF 功率意图文件来进行实现。自动生成测试模式和 Modus ATPG 运行脚本的 SDC 限值,进一步简化使用。
  • Modus ATPG:生成静态和延迟故障测试码型,生成带扫描和捕获切换计数限制的低功率测试码型,以及跨多台机器和多个 CPU 生成具近线性运行时可伸缩性的分布式测试码型。灵活且强大的 X 掩膜。独立式或集成式测试点分析和插入。
  • Modus Diagnostics:单模具及多模具体积诊断,对逻辑门与存储器可进行物理缺陷位置调出及根本原因分析。同时模拟多种缺陷类型,对压缩/未压缩码型进行重新排序。支持高级故障模型,包括单元感知。
  • Modus Programmable Memory BIST Option:RTL 或网表级别插入,支持软修复及硬修复。嵌入式存储器总线支架与 IP 核中跨多个嵌入式存储器的高速 PMBIST 的宏接口无缝集成,并且支持 Arm® MBIST 接口。新的可编程测试算法适用于 FinFET SRAM 和汽车安全应用。
  • Modus Logic BIST Option:经生产验证的 ASIL-D 设计。支持 JTAG 或直接访问。与 2D Elastic Compression 集成在一起,用以简化布线。

Contact Us

TRAINING COURSES

Modus Unified Compression: A Unique Solution to LBIST Test Time Reduction and Congestion
DOWNLOAD NOW
Defect-Location Identification for Cell-Aware Test
VIEW PAPER

The Complexities and Future of Scan Compression

  • 相关产品

    • Conformal Equivalence Checker
    • Tempus Timing Signoff Solution
    • Genus Synthesis Solution
    • Innovus Implementation System
  • 相关链接

    • ISO 26262 TCL Compliance
Videos

How New DFT Solution Trims Test Time for Digital Logic

Whiteboard Wednesdays - Limitations of Scan Compression QoR

Whiteboard Wednesdays - An Introduction to IC Test and Modus

Whiteboard Wednesdays - Diagnostics – What Makes Modus Diagnostics an Industry Leading Tool

Whiteboard Wednesdays - Solving Scan Compression Congestion Issues with Modus 2D Elastic

The Complexities and Future of Scan Compression

How to Overcome Challenges of Rising Compression Ratios in Digital Designs

How You Can Drive Down Digital Logic Test Time

GLOBALFOUNDRIES ASIC Design Team Validates Hierarchical Test Architecture using Cadence Test Solution

Whiteboard Wednesdays - Scan Compression Fundamentals

News ReleasesVIEW ALL
  • Cadence推出基于Samsung Foundry 14LPU工艺的汽车电子参考设计流程 04/08/2021

  • Cadence Automotive Reference Flow Certified by Samsung Foundry for Advanced-Node Design Creation 10/17/2019

  • Cadence Collaborates with Arm and Samsung Foundry on Delivery of 5LPE Flow for Mission-Critical Applications Using Next-Generation “Hercules” CPU 10/08/2019

  • NSITEXE Accelerates Delivery of Data Flow Processor IP for Automotive and Industrial Applications Using the Cadence Digital Design Full Flow 07/11/2019

  • Cadence Digital Full Flow Achieves Certification for Samsung Foundry 5LPE Process Technology 07/02/2019

博客 VIEW ALL
Customers

The Modus Test Solution demonstrated a 3.6X reduction in test time on a customer networking chip without impacting design routability or fault coverage. This technology definitely reduces production test costs.

Sue Bentlage, Director, ASIC Design and Methodology, GLOBALFOUNDRIES

Read More or View All Customers

Minimizing the cost of test is crucial in high-volume, price-sensitive markets like embedded processing. The Modus Test Solution is showing a 1.7X reduction in digital test time on one of our largest and most complex embedded processor chips.

Roger Peters, MCU Silicon Development, Texas Instruments

Read More or View All Customers

With the Modus Test Solution, we achieved an impressive 2.6X reduction in compression wirelength and a 2X reduction in scan time. The reduction in compression logic wirelength enabled us to address a key challenge for design closure.

Alan Nakamoto, Vice President, Engineering Services, Microsemi Corp.

Read More or View All Customers

Test time has a significant impact on semiconductor product costs and production capacity, so reducing test time is important. We have seen the Modus Test Solution achieve a 2X reduction in test time without impacting fault coverage or die size.

Chris Malkin, Baseband IC Manager, Sequans

Read More or View All Customers

Support

Cadence is committed to keeping design teams highly productive. A range of support offerings and processes helps Cadence users focus on reducing time-to-market and achieving silicon success. Overview

Cadence Online Support

  • Details about online support Learn more

  • Have an account already?Log in

  • New to support?Sign up

  • Online support overview Link to video

Customer Support

  • Support Process

  • Software Downloads

  • Computing Platform Support

  • University Software Program

  • Customer Support Contacts

Training

Get the most out of your investment in Cadence technologies through a wide range of training offerings. We offer instructor-led classes at our training centers or at your site. We also offer self-paced online courses. Overview

Course Delivery Methods

  • Instructor-Led Training
  • Online Training
  • Get Cadence Certified

Regional Training Information

  • China
  • Europe, Middle East, and Africa
  • India
  • Japan
  • Korea
  • North America
  • Singapore
  • Taiwan

A Great Place to Do Great Work!

Seventh year on the FORTUNE 100 list

Our Culture Join The Team
  • 产品
  • 定制 IC /模拟/ RF 设计
  • 数字设计与Signoff
  • IC 封装设计与分析
  • IP
  • PCB 设计与分析
  • 系统分析
  • 系统设计与验证
  • 所有产品
  • 公司
  • 关于我们
  • 管理团队
  • 投资者关系
  • 产业联盟
  • 就业机会
  • Cadence 学术网
  • Supplier
  • 媒体中心
  • Events
  • 新闻中心
  • Cadence 设计
  • 博客
  • 论坛
  • 联系我们
  • 普通咨询
  • 客户支持
  • 媒体中心
  • 全球办公室查找

Stay Connected

Please confirm to enroll for subscription!

Stay Connected

Thank you for subscribing. You will get an email to confirm your subscription.

© 2021 Cadence Design Systems, Inc. All Rights Reserved.

沪ICP备18027754号-2 Terms of Use Privacy US Trademarks