重塑多芯片设计

Cadence® Integrity™ 3D-IC 平台是新的大容量、统一的设计和分析平台,用于设计多个小芯片。该平台建立在 Cadence 领先的数字实现解决方案——Innovus™ Implementation System 的基础上,允许系统级设计者为各种封装方式(2.5D 或 3D)规划、实现和分析任何类型的堆叠小芯片系统。Integrity 3D-IC 是业界首个集成的系统和 SoC 级解决方案,能够与 Cadence 的 Virtuoso® 和 Allegro® 模拟与封装实现环境进行系统分析,包括协同设计。

以更好的可预测性实现更快的多芯片设计收敛之路

效率

工程师可以通过多技术数据库,在统一的环境中同时规划和构建多个芯片

设计稳健性

集成电热和物理检查,确保可靠性

系统驱动的 PPA

来自系统级分析的早期反馈,以改善芯片级的功耗、性能和面积

易于使用

单一的规划界面和层次化数据库,支持交互式流程管理和结果分析

业界首个集成 3D-IC 平台

Integrity 3D-IC Graphic Diagram

支持的高级封装配置

  • 具有集成扇出型晶圆级封装 (FOWLP)
  • RDL 和硅基板 (2.5D)
  • 晶圆堆叠晶圆,芯片堆叠晶圆
  • 全 3D 堆叠

满足数字、混合信号 SoC 和整个 3D 堆栈的 3D-IC 规划、实现和分析的要求

  • 完整的 3D 规划平台:集成了完整的 3D-IC 堆叠规划系统,支持所有 3D 设计类型,帮助客户管理并实现 3D 堆叠
  • 与 Innovus Implementation 无缝集成:与 Innovus Implementation System 通过脚本直接集成,简单易用,通过 3D 裸片分区、优化和时序流程实现高容量数字设计
  • 集成的系统级分析能力:通过早期电热及跨芯片静态时序分析 (STA),创建稳健的 3D-IC 设计,利用早期系统级反馈优化全系统 PPA
  • 统一的管理界面和数据库:SoC 和封装设计团队可以对完整系统进行完全同步的协同优化,更高效地将系统级反馈集成采纳
  • 原生 3D:允许用户利用 3D 混合放置器技术,将 2D 设计独特地分割成 3D 多层设计
  • 与模拟和封装平台实现协同设计:允许工程师通过分层数据库将设计数据无缝转移到系统的各个部分,实现更快的设计收敛并提高生产力
  • 易于使用的界面:具有强大的用户管理工具,支持交互式结果分析和运行管理功能,以获得对设计指标的深入了解

使客户能够实现系统驱动的 PPA,降低设计复杂性,并加快产品上市