Home
  • 产品
  • 解决方案
  • 支持与培训
  • 公司
  • ZH CN
    • SELECT YOUR COUNTRY OR REGION

    • US - English
    • Japan - 日本語
    • Korea - 한국어
    • Taiwan - 繁體中文

尖端设计工具

  • 数字设计与签核
  • 定制 IC/模拟/ RF 设计
  • 系统设计与验证
  • IP
  • IC 封装设计与分析

创新系统设计

  • 系统分析
  • 嵌入式原型验证
  • PCB 设计与分析

万物智能

  • AI / 机器学习
  • AI IP 产品

CADENCE云服务

VIEW ALL PRODUCTS

数字设计与签核

Cadence® 数字与签核解决方案, 提供快速的设计收敛和更出色的可预测性,助您实现功耗、性能和面积(PPA)目标。

PRODUCT CATEGORIES

  • 逻辑等效性检查
  • SoC Implementation and Floorplanning
  • 形式验证与功能 ECO
  • 低功耗验证
  • RTL 综合
  • 功耗分析
  • 约束和CDC签核
  • 硅签核
  • 库表征
  • 可测性设计

FEATURED PRODUCTS

  • Genus Synthesis Solution
  • Conformal Smart LEC
  • Innovus Implementation System
  • Tempus Timing Signoff Solution
  • Pegasus Verification System
  • RESOURCES
  • Flows

定制 IC/模拟/ RF 设计

Cadence® 定制、模拟和射频设计解决方案可以实现模块级和混合信号仿真、布线和特征参数提取等诸多日常任务的自动化,助您节省大量时间。

PRODUCT CATEGORIES

  • 电路设计
  • 电路仿真
  • 版图设计
  • 版图验证
  • 特征库提取
  • RF / Microwave Solutions

FEATURED PRODUCTS

  • Spectre X Simulator
  • Virtuoso RF Solution
  • Virtuoso Layout Suite
  • Virtuoso ADE Product Suite
  • Virtuoso Advanced Node
  • Voltus IC Power Integrity Solution
  • RESOURCES
  • Flows

Verification

Offering a full verification flow to our customers and partners that delivers the highest verification throughput in the industry

PRODUCT CATEGORIES

  • 调试纠错分析
  • Emulation and Prototyping
  • 形式化验证与静态验证
  • 验证规划与管理
  • 仿真
  • 软件驱动验证
  • 验证IP(VIP)
  • System-Level Verification IP

FEATURED PRODUCTS

  • vManager Verification Management
  • JasperGold Formal Verification Platform
  • Xcelium Logic Simulation
  • Palladium Enterprise Emulation
  • Protium Enterprise Prototyping
  • System VIP
  • RESOURCES
  • Flows

IP

开放的 IP 平台助您定制应用驱动的系统级芯片(SoC)设计。

PRODUCT CATEGORIES

  • Interface IP
  • Denali Memory IP
  • Tensilica 处理器 IP
  • Analog IP
  • System / Peripherals IP
  • 验证 IP

IC 封装设计与分析

提升先进封装、系统规划和多织构互操作性的效率和准确性,Cadence 封装实现工具可实现自动化和精准度。

PRODUCT CATEGORIES

  • IC 封装设计
  • IC封装设计流程
  • SI/PI 分析
  • SI/PI 分析点工具
  • 跨平台协同设计与分析

系统分析

Cadence®系统分析解决方案提供高精度的电磁提取和仿真分析,确保您的系统在广泛的运行条件下正常工作。

PRODUCT CATEGORIES

  • Computational Fluid Dynamics
  • 电磁求解器
  • 射频/微波设计
  • Signal and Power Integrity
  • 热求解器

FEATURED PRODUCTS

  • Clarity 3D Solver
  • Clarity 3D Transient Solver
  • Celsius Thermal Solver
  • Omnis
  • Sigrity Advanced SI
  • Sigrity Advanced PI
  • RESOURCES
  • System Analysis Center
  • System Analysis Resources Hub
  • AWR Software Download Free Trial

嵌入式原型验证

PCB 设计与分析

Cadence® PCB 设计解决方案更好地结合了组件设计和约束驱动流程的系统级仿真,实现更短、更加可预测的设计周期。

PRODUCT CATEGORIES

  • 原理图设计
  • PCB 版图设计
  • 库与设计数据管理
  • 模拟/混合信号仿真
  • SI/PI 分析
  • SI/PI 分析点工具
  • 射频/微波设计

FEATURED PRODUCTS

  • Allegro Package Designer Plus
  • Allegro PCB Designer
  • RESOURCES
  • What's New in Allegro
  • What's New in Sigrity
  • Flows
  • Advanced PCB Design & Analysis Blog

AI / 机器学习

AI IP 产品

产业方案

  • 5G系统与子系统
  • 航天与国防
  • 汽车电子解决方案
  • AI / 机器学习

技术方案

  • 3D-IC设计
  • 数字先进节点
  • Arm-Based解决方案
  • Cloud 解决方案
  • 低功耗设计
  • 混合信号设计
  • 光电设计
  • 射频/微波
See how our customers create innovative products with Cadence

技术支持

  • 技术支持流程
  • 线上技术支持
  • 软件下载
  • 计算平台支持
  • 售后支持联络
  • 技术论坛

培训

  • 定制IC/模拟/设计
  • 设计语言及方法学
  • 数字设计与签核
  • IC封装
  • PCB设计
  • 系统设计与验证
  • Tensilica处理器IP
Stay up to date with the latest software 24/7 - Cadence Online Support Visit Now

公司介绍

  • 关于我们
  • 成功合作
  • 投资者关系
  • 管理团队
  • Computational Software
  • Alliances
  • 公司社会责任
  • Cadence大学计划

媒体中心

  • 会议活动
  • 新闻中心
  • 博客

企业文化与职业

  • Cadence文化与多样性
  • 招贤纳士
Learn how Intelligent System Design™ powers future technologies Browse Cadence’s latest on-demand sessions and upcoming events. Explore More
ZH - China
  • US - English
  • Japan - 日本語
  • Korea - 한국어
  • Taiwan - 繁體中文
  • 产品
    • 尖端设计工具
      • 数字设计与签核
        • PRODUCT CATEGORIES
          • 逻辑等效性检查
          • SoC Implementation and Floorplanning
          • 形式验证与功能 ECO
          • 低功耗验证
          • RTL 综合
          • 功耗分析
          • 约束和CDC签核
          • 硅签核
          • 库表征
          • 可测性设计
        • FEATURED PRODUCTS
          • Genus Synthesis Solution
          • Conformal Smart LEC
          • Innovus Implementation System
          • Tempus Timing Signoff Solution
          • Pegasus Verification System
          • RESOURCES
          • Flows
      • 定制 IC/模拟/ RF 设计
        • PRODUCT CATEGORIES
          • 电路设计
          • 电路仿真
          • 版图设计
          • 版图验证
          • 特征库提取
          • RF / Microwave Solutions
        • FEATURED PRODUCTS
          • Spectre X Simulator
          • Virtuoso RF Solution
          • Virtuoso Layout Suite
          • Virtuoso ADE Product Suite
          • Virtuoso Advanced Node
          • Voltus IC Power Integrity Solution
          • RESOURCES
          • Flows
      • Verification
        • PRODUCT CATEGORIES
          • 调试纠错分析
          • Emulation and Prototyping
          • 形式化验证与静态验证
          • 验证规划与管理
          • 仿真
          • 软件驱动验证
          • 验证IP(VIP)
          • System-Level Verification IP
        • FEATURED PRODUCTS
          • vManager Verification Management
          • JasperGold Formal Verification Platform
          • Xcelium Logic Simulation
          • Palladium Enterprise Emulation
          • Protium Enterprise Prototyping
          • System VIP
          • RESOURCES
          • Flows
      • IP
        • PRODUCT CATEGORIES
          • Interface IP
          • Denali Memory IP
          • Tensilica 处理器 IP
          • Analog IP
          • System / Peripherals IP
          • 验证 IP
      • IC 封装设计与分析
        • PRODUCT CATEGORIES
          • IC 封装设计
          • IC封装设计流程
          • SI/PI 分析
          • SI/PI 分析点工具
          • 跨平台协同设计与分析
    • 创新系统设计
      • 系统分析
        • PRODUCT CATEGORIES
          • Computational Fluid Dynamics
          • 电磁求解器
          • 射频/微波设计
          • Signal and Power Integrity
          • 热求解器
        • FEATURED PRODUCTS
          • Clarity 3D Solver
          • Clarity 3D Transient Solver
          • Celsius Thermal Solver
          • Omnis
          • Sigrity Advanced SI
          • Sigrity Advanced PI
          • RESOURCES
          • System Analysis Center
          • System Analysis Resources Hub
          • AWR Software Download Free Trial
      • 嵌入式原型验证
      • PCB 设计与分析
        • PRODUCT CATEGORIES
          • 原理图设计
          • PCB 版图设计
          • 库与设计数据管理
          • 模拟/混合信号仿真
          • SI/PI 分析
          • SI/PI 分析点工具
          • 射频/微波设计
        • FEATURED PRODUCTS
          • Allegro Package Designer Plus
          • Allegro PCB Designer
          • RESOURCES
          • What's New in Allegro
          • What's New in Sigrity
          • Flows
          • Advanced PCB Design & Analysis Blog
    • 万物智能
      • AI / 机器学习
      • AI IP 产品
    • CADENCE云服务
    • VIEW ALL PRODUCTS
  • 解决方案
      • 产业方案
        • 5G系统与子系统
        • 航天与国防
        • 汽车电子解决方案
        • AI / 机器学习
      • 技术方案
        • 3D-IC设计
        • 数字先进节点
        • Arm-Based解决方案
        • Cloud 解决方案
        • 低功耗设计
        • 混合信号设计
        • 光电设计
        • 射频/微波
      • 产业方案
        • 5G系统与子系统
        • 航天与国防
        • 汽车电子解决方案
        • AI / 机器学习
      • 技术方案
        • 3D-IC设计
        • 数字先进节点
        • Arm-Based解决方案
        • Cloud 解决方案
        • 低功耗设计
        • 混合信号设计
        • 光电设计
        • 射频/微波
      • 产业方案
        • 5G系统与子系统
        • 航天与国防
        • 汽车电子解决方案
        • AI / 机器学习
      • 技术方案
        • 3D-IC设计
        • 数字先进节点
        • Arm-Based解决方案
        • Cloud 解决方案
        • 低功耗设计
        • 混合信号设计
        • 光电设计
        • 射频/微波
  • 支持与培训
      • 技术支持
        • 技术支持流程
        • 线上技术支持
        • 软件下载
        • 计算平台支持
        • 售后支持联络
        • 技术论坛
      • 培训
        • 定制IC/模拟/设计
        • 设计语言及方法学
        • 数字设计与签核
        • IC封装
        • PCB设计
        • 系统设计与验证
        • Tensilica处理器IP
      • 技术支持
        • 技术支持流程
        • 线上技术支持
        • 软件下载
        • 计算平台支持
        • 售后支持联络
        • 技术论坛
      • 培训
        • 定制IC/模拟/设计
        • 设计语言及方法学
        • 数字设计与签核
        • IC封装
        • PCB设计
        • 系统设计与验证
        • Tensilica处理器IP
      • 技术支持
        • 技术支持流程
        • 线上技术支持
        • 软件下载
        • 计算平台支持
        • 售后支持联络
        • 技术论坛
      • 培训
        • 定制IC/模拟/设计
        • 设计语言及方法学
        • 数字设计与签核
        • IC封装
        • PCB设计
        • 系统设计与验证
        • Tensilica处理器IP
  • 公司
      • 公司介绍
        • 关于我们
        • 成功合作
        • 投资者关系
        • 管理团队
        • Computational Software
        • Alliances
        • 公司社会责任
        • Cadence大学计划
      • 媒体中心
        • 会议活动
        • 新闻中心
        • 博客
      • 企业文化与职业
        • Cadence文化与多样性
        • 招贤纳士
      • 公司介绍
        • 关于我们
        • 成功合作
        • 投资者关系
        • 管理团队
        • Computational Software
        • Alliances
        • 公司社会责任
        • Cadence大学计划
      • 媒体中心
        • 会议活动
        • 新闻中心
        • 博客
      • 企业文化与职业
        • Cadence文化与多样性
        • 招贤纳士
      • 公司介绍
        • 关于我们
        • 成功合作
        • 投资者关系
        • 管理团队
        • Computational Software
        • Alliances
        • 公司社会责任
        • Cadence大学计划
      • 媒体中心
        • 会议活动
        • 新闻中心
        • 博客
      • 企业文化与职业
        • Cadence文化与多样性
        • 招贤纳士

Innovus Implementation System

满足高级节点上的 PPA 和 TAT 要求

Read Datasheet Read ML White Paper
  • Overview
  • Resources
  • Videos
  • News and Blogs
  • Customers
  • Support and Training

Key Benefits

  • 大规模并行架构,用于处理大型设计,支持多核工作站上的多线程功能以及计算机网络上的分布式处理
  • 基于求解器的全新 GigaPlace 摆放技术,依据时序、功率和拥塞数据,通过了解对拓扑、引脚连接和颜色的感知,提供最优化的单元摆放、线长、利用率和 PPA 结果
  • 独特的混合宏和标准单元摆放功能可实现自动宏定位,以适应越来越复杂的平面分布图(包含数百个宏单元)
  • 先进的 GigaOpt 多线程、可感知金属层的优化引擎,该引擎依据时序和功率数据,可降低动态功耗和漏电功耗
  • 其他高级节点技术,例如通孔支柱、可感知电源完整性的单元摆放和优化、功耗时钟偏斜、连续拥塞监控,以及用于处理自对准双图案的、经过优化的布线器,以实现更好的 PPA 结果
  • 适用于大型分层设计的成熟分层自动化功能,例如高级模块抽取、自动分区和分层时序收敛,以及新的平面图综合功能
  • 基于机器学习的创新功能贯穿整个实施流程,可为具有挑战性的高性能设计带来最佳 PPA 结果

Cadence® Innovus™ Implementation System 针对最具挑战性的设计进行了优化,支持最新的 FinFET 16nm、14 nm、7nm和 5nm工艺,帮助您尽快开始设计,并迅速增加产能。Innovus 系统在组件摆放、优化、布线和时钟设置方面提供了一系列独特的新功能,其体系结构可应对设计流程中的上、下游步骤和影响。这种体系结构最大程度地减少了设计迭代,并可有效改善运行时长,助力产品快速上市。使用 Innovus 系统,您将可以构建风险更低的差异化集成系统。

Innovus 系统提供了多项关键功能。它采用了大规模并行架构,可以处理大型设计,并支持多核工作站上的多线程功能以及计算机网络上的分布式处理。

我要提问

 

基于成熟的 NanoRoute ™ 引擎,新一代布线功能基于时序余量和功率,支持可感知布线轨道的时序优化,可尽早解决信号完整性问题并改善布线后的相关一致性。Innovus 系统包括全流程多目标技术,支持同时进行电气和物理优化。它还拥有通用的用户界面,以及附有综合和签核工具的用户命令,从而共享定制化流程。因此,您可以利用强大的报告和可视化功能,提高整个数字流程的设计效率和生产效率。

随着模块的单元数量和复杂性不断增加,需要在布局图中定位的宏的数量也呈爆炸式增长。Innovus 系统提供了混合宏和标准单元摆放功能,可以自动生成宏位置,从而将创建最佳平面图的时间从几天缩短到了几个小时。

机器学习计算机科学的最新进展与数字实现流程密切相关。Innovus 系统采用了机器学习技术,可为最具挑战性的高性能模块提供最佳 PPA 结果。设计人员可以对机器学习算法的训练进行全方位的控制,以确保算法可以满足其特定的设计要求。

Cadence’s Genus™ Synthesis Solution 与 Innovus 系统紧密集成,可实现从 RTL 综合(synthesis)到实现(implementation)的无缝过渡。借助 GigaPlace ™和GigaOpt ™ 引擎用与 Genus 物理综合的共享摆放和优化技术,该解决方案可为高级节点设计的收敛提供巨大优势。

由于最新的 FinFET 工艺节点中存在电压降,IR 和 EM 约束条件变得越来越重要。Innovus 系统包括全面的可感知电源完整性的组件摆放、优化、时钟树和布线功能,以确保在的实现过程中解决 IR 和 EM 违规问题,而不会影响最终的 PPA 结果。

Cadence 的 Tempus ™Timing Signoff Solution、 Quantus ™ Extraction Solution 以及 Voltus ™ IC Power Integrity Solution 与 Innovus 系统相互集成。通过这种集成,您可以在物理实现的早期阶段对寄生效应、时序、信号和电源完整性影响进行精确建模,并在这些电气指标上实现更快的收敛,从而更有效地完成设计收敛。

 

Contact Us

TRAINING COURSES

Overcoming PPA and Productivity Challenges of New Age ICs with Mixed Placement Innovation
READ WHITE PAPER

Addressing Digital Implementation Challenges with Machine Learning

  • 相关产品

    • First Encounter Design Exploration and Prototyping
    • Virtuoso Digital Implementation
    • Quantus Extraction Solution
    • Voltus IC Power Integrity Solution
    • Tempus Timing Signoff Solution
    • Genus Synthesis Solution
  • 相关解决方案

    • Mixed-Signal Implementation
Resource Library

Video (10)

  • Better PPA with Innovus Mixed Placer Technology – Gigaplace XL
  • 应用iSpatial流程达到卓越设计: 工欲善其事,必先利其器​​
  • Pushing frequency, power and area with the iSpatial flow to achieve Design Excellence
  • GigaPlace Solver-Based Placement Technology In Innovus Implementation System
  • Reducing Design Flow Iterations with GigaPlace Engine
  • Maximizing PPA on ARM’s Next-Generation High-Performance Processor Using the Latest Cadence Implementation and Signoff Tools/Flow
  • Samsung Foundry 14LPP: The Continual Thrust in FinFET Leadership
  • eInfochips Shortens Runtime on 300M Gate Count SoCs with Innovus Implementation System
  • In Sync with Innovus Technology: Learn how Genus and Innovus technologies are tightly correlated.
  • Tackling 16nm Challenges for Arm Cortex-A72 Processor

Press Releases (4)

  • Cadence Achieves Digital and Custom/Analog EDA Flow Certification for TSMC N6 and N5 Process Technologies
  • Cadence Digital Full Flow Optimized to Deliver Improved Quality of Results with Up to 3X Faster Throughput
  • Cadence Tools and Flows Achieve Production-Ready Certification for TSMC’s 12FFC Process
  • Cadence Reference Flow with Digital and Signoff Tools Certified on Samsung’s 10nm Process Technology

Success Story Video (1)

  • Maximizing PPA on ARM’s Next-Generation High-Performance Processor Using the Latest Cadence Implementation and Signoff Tools/Flow

Demo Videos (5)

  • Better PPA with Innovus Mixed Placer Technology – Gigaplace XL
  • GigaPlace Solver-Based Placement Technology In Innovus Implementation System
  • Reducing Design Flow Iterations with GigaPlace Engine
  • In Sync with Innovus Technology: Learn how Genus and Innovus technologies are tightly correlated.
  • Tackling 16nm Challenges for Arm Cortex-A72 Processor

White Paper (3)

  • How ML Enables Cadence Digital Tools to Deliver Better PPA
  • Overcoming PPA and Productivity Challenges of New Age ICs with Mixed Placement Innovation
  • How to Achieve Optimal PPA and Up to 10X TAT Gain in Your Next Digital Design Implementation White Paper
VIEW ALL
Videos

Technical Overview: Innovus implementation System for Digital Designs

Reducing Design Flow Iterations with GigaPlace Engine

GigaPlace Solver-Based Placement Technology In Innovus Implementation System

Concurrent Clock Optimization Boosts Performance, Lowers Power

Lowering Power: Meet your power budgets

Addressing Digital Implementation Challenges with Innovative Machine Learning Techniques

News ReleasesVIEW ALL
  • Cadence Pegasus Verification System Certified for Samsung Foundry 5nm and 7nm Process Technologies 04/19/2021

  • Cadence推出基于Samsung Foundry 14LPU工艺的汽车电子参考设计流程 04/08/2021

  • Cadence与TSMC N3工艺合作获得TSMC OIP客户选择奖 03/09/2021

  • Rockley Photonics与Cadence合作开发面向超大规模数据中心的高性能系统 12/04/2020

  • Cadence Wins Four 2020 TSMC OIP Partner of the Year Awards 11/02/2020

博客 VIEW ALL
Customers

Our products enable the reception of broadband data and video content, requiring high levels of performance, small silicon die-size, and rapid time to market. Innovus Implementation System has provided us with unprecedented full-flow speed-up, so we can deliver reliable designs to market faster.

Dr. Paolo Miliozzi, Senior Director, SOC Technology and Physical Design, MaxLinear

Read More or View All Customers

We've tested the full Innovus Implementation System flow on some of our most congestion-challenged 28nm networking IP blocks and have achieved excellent results while seeing significant throughput improvements. The new Cadence solution has enabled us to resolve our most difficult timing requirements…

Fares Bagh, Vice President, Hardware and Architecture Engineering in Freescale's Digital Networking Group

Read More or View All Customers

Our next system-on-chip (SoC) projects will be on a 16nm process, and the Innovus Implementation System can enable much larger blocks than previously possible, decreasing area and top-level complexity.

Debashis Basu, ‎SVP Engineering, Silicon and Systems Engineering, Juniper Networks

Read More or View All Customers

Innovus Implementation System provided us with substantial gains in quality of results and speed-up for our most challenging design.

Tatsuji Kagatani, Dept. Manager, Design Automation Dept., Elemental Technology Development Division at Renesas System Design Co., Ltd.

Read More or View All Customers

At ARM, we push the limits of silicon and EDA tool technology to deliver products on tight schedules required for consumer markets. We partnered closely with Cadence to utilize the Innovus Implementation System during the development of our ARM® Cortex®-A72 processor. This demonstrated a 5X runtime improvement…

Noel Hurley, General Manager, CPU Group, ARM

Read More or View All Customers

The Innovus Implementation System significantly improved the runtime on a critical multi-million-cell IP core compared to our previous solution. With runtimes improved to deliver more than a million cells per day of implementation throughput, we can confidently drive our aggressive schedules…

Robin Lu, Vice President of ASIC, Spreadtrum Communications

Read More or View All Customers

Support

Cadence is committed to keeping design teams highly productive. A range of support offerings and processes helps Cadence users focus on reducing time-to-market and achieving silicon success. Overview

Cadence Online Support

  • Details about online support Learn more

  • Have an account already?Log in

  • New to support?Sign up

  • Online support overview Link to video

Customer Support

  • Support Process

  • Software Downloads

  • Computing Platform Support

  • University Software Program

  • Customer Support Contacts

Training

Get the most out of your investment in Cadence technologies through a wide range of training offerings. We offer instructor-led classes at our training centers or at your site. We also offer self-paced online courses. Overview

Course Delivery Methods

  • Instructor-Led Training
  • Online Training
  • Get Cadence Certified

Regional Training Information

  • China
  • Europe, Middle East, and Africa
  • India
  • Japan
  • Korea
  • North America
  • Singapore
  • Taiwan

A Great Place to Do Great Work!

Seventh year on the FORTUNE 100 list

Our Culture Join The Team
  • 产品
  • 定制 IC /模拟/ RF 设计
  • 数字设计与Signoff
  • IC 封装设计与分析
  • IP
  • PCB 设计与分析
  • 系统分析
  • 系统设计与验证
  • 所有产品
  • 公司
  • 关于我们
  • 管理团队
  • 投资者关系
  • 产业联盟
  • 就业机会
  • Cadence 学术网
  • Supplier
  • 媒体中心
  • Events
  • 新闻中心
  • Cadence 设计
  • 博客
  • 论坛
  • 联系我们
  • 普通咨询
  • 客户支持
  • 媒体中心
  • 全球办公室查找

Stay Connected

Please confirm to enroll for subscription!

Stay Connected

Thank you for subscribing. You will get an email to confirm your subscription.

© 2021 Cadence Design Systems, Inc. All Rights Reserved.

沪ICP备18027754号-2 Terms of Use Privacy US Trademarks