开创代理式 AI SoC 设计收敛的新纪元——显著提升 PPA 和生产力

Cadence Cerebrus ® AI Studio 是一个极具突破性的代理式 AI 设计平台,专为系统级芯片 (SoC) 设计实现而打造。它是业界首款多模块、多用户芯片设计工具,融合先进的 AI 技术与智能工作流,优化拥有数十亿实例且极其复杂的分层 SoC 设计。该平台支持单一工程师并行设计多个模块,实现了大规模并行处理,显著提升工程师人均 SoC 设计产出。该工具可将芯片交付周期缩短 5 倍到 10 倍,显著提升性能、功耗和面积 (PPA) 表现,同时实现设计效率的指数级跃升。

当前技术发展对半导体芯片提出了更高要求:在采用先进制程节点的同时,必须实现复杂功能集成、高性能计算、低功耗和更小的芯片尺寸。Cadence Cerebrus AI Studio 作为业界领先的智能设计平台,正是为应对这些挑战而生。

借助智能工作流程和卓越的 PPA 成果,给设计团队赋能

加快产品上市

通过 AI 代理驱动的智能实现工作流程,将整个 SoC 设计周期缩短 5-10 倍

生产力呈指数级增长

利用大规模并行处理和迁移学习功能,将工程效率提升 10 倍,实现更快速、更智能的设计收敛

显著改善 PPA 表现

采用 AI 驱动的优化工具和先进数据分析功能,使性能、功耗和面积提升高达 20%

资源高效利用

通过累积学习、智能模型重放和 AI 驱动的数据洞察,高效利用计算和工程资源

自动分层设计优化

业界首个用于顶层模块协同优化的代理式 AI SoC 平台,利用 AI 实现分层设计各阶段的探索与调度

多用户设计环境

功能强大的设计仪表板助力更高层次的协作,提供实时进度跟踪和数据共享,实现更智能的调试与设计优化

Cadence Cerebrus AI Studio 助力半导体设计变革

Cadence Cerebrus AI Studio 提供多项功能,助力企业引领半导体创新,灵活应对不断变化的技术需求。

实时可定制的多用户设计仪表板

它配备有一个功能强大的实时可定制设计仪表板,作为整个工程师团队的共享工作区,可供工程师同时处理同一项目的不同设计任务或跨项目设计。该仪表板可用于运行、管理和查看 Cerebrus 任务。借助先进的数据分析功能,工程师能够充分利用未开发的设计洞察,来分析数据、识别瓶颈并调试设计。团队负责人可通过单一界面全面掌握项目当前状态,工程师则可在此生成比较图表、图形和摘要,以满足设计目标。

代理式 AI 多模块设计收敛

此外,它还支持多位工程师同时优化多个模块的基础架构,实现大规模并行处理。在传统设计流程中,模块级设计收敛通常需要一个工程师团队协作完成,而借助 Cadence Cerebrus AI Studio 的智能工作流程,一位工程师即可同时实现多个模块的设计。AI 代理通过分析跨设计和多项目生成的 EDA 数据,构建可用于当前设计的模型,从而加快设计收敛速度,提升 PPA 表现。

自动分层设计优化

Cadence Cerebrus AI Studio 还可用于优化代理式 AI 分层设计。在 SoC 或子系统设计中,创建理想分区是一项重大挑战,需要在顶层与模块之间进行多轮反馈。Cadence Cerebrus AI Studio 利用 AI 代理自主完成设计分区、协同优化顶层与模块,并整合最优方案,从而实现高质量的顶层设计。此外,它还集成 Cadence Certus Closure Solution,可实现芯片级的签核收敛。该产品能够高效处理跨不同网表和层次结构之间的多个数据传递,并利用代理式 AI 的迁移学习功能,实时更新每一次设计变更。

查看客户对
Cadence Cerebrus AI Studio 的评价

实现卓越的半导体设计所需的基本资源