Home
  • 产品
  • 解决方案
  • 支持与培训
  • 公司
  • ZH CN
    • SELECT YOUR COUNTRY OR REGION

    • US - English
    • Japan - 日本語
    • Korea - 한국어
    • Taiwan - 繁體中文

尖端设计工具

  • 数字设计与签核
  • 定制 IC/模拟/ RF 设计
  • 系统设计与验证
  • IP
  • IC 封装设计与分析

创新系统设计

  • 系统分析
  • 嵌入式原型验证
  • PCB 设计与分析

万物智能

  • AI / 机器学习
  • AI IP 产品

CADENCE云服务

VIEW ALL PRODUCTS

数字设计与签核

Cadence® 数字与签核解决方案, 提供快速的设计收敛和更出色的可预测性,助您实现功耗、性能和面积(PPA)目标。

PRODUCT CATEGORIES

  • 逻辑等效性检查
  • SoC Implementation and Floorplanning
  • 形式验证与功能 ECO
  • 低功耗验证
  • RTL 综合
  • 功耗分析
  • 约束和CDC签核
  • 硅签核
  • 库表征
  • 可测性设计

FEATURED PRODUCTS

  • Genus Synthesis Solution
  • Conformal Smart LEC
  • Innovus Implementation System
  • Tempus Timing Signoff Solution
  • Pegasus Verification System
  • RESOURCES
  • Flows

定制 IC/模拟/ RF 设计

Cadence® 定制、模拟和射频设计解决方案可以实现模块级和混合信号仿真、布线和特征参数提取等诸多日常任务的自动化,助您节省大量时间。

PRODUCT CATEGORIES

  • 电路设计
  • 电路仿真
  • 版图设计
  • 版图验证
  • 特征库提取
  • RF / Microwave Solutions

FEATURED PRODUCTS

  • Spectre X Simulator
  • Virtuoso RF Solution
  • Virtuoso Layout Suite
  • Virtuoso ADE Product Suite
  • Virtuoso Advanced Node
  • Voltus IC Power Integrity Solution
  • RESOURCES
  • Flows

系统设计与验证

Cadence® Verification Suite中的系统设计和验证解决方案提供仿真、加速、模拟和验证管理功能。

PRODUCT CATEGORIES

  • 调试纠错分析
  • 硬件仿真加速器
  • 形式化验证与静态验证
  • FPGA 原型验证
  • 验证规划与管理
  • 仿真
  • 软件驱动验证
  • 验证IP(VIP)
  • System-Level Verification IP

FEATURED PRODUCTS

  • JasperGold Formal Verification Platform
  • Xcelium Logic Simulation
  • Palladium Z1 Enterprise Emulation Platform
  • Protium X1 Enterprise Prototyping Platform
  • vManager Verification Management
  • System VIP
  • RESOURCES
  • Flows

IP

开放的 IP 平台助您定制应用驱动的系统级芯片(SoC)设计。

PRODUCT CATEGORIES

  • Interface IP
  • Denali Memory IP
  • Tensilica 处理器 IP
  • Analog IP
  • System / Peripherals IP
  • 验证 IP

IC 封装设计与分析

提升先进封装、系统规划和多织构互操作性的效率和准确性,Cadence 封装实现工具可实现自动化和精准度。

PRODUCT CATEGORIES

  • IC 封装设计
  • IC封装设计流程
  • SI/PI 分析
  • SI/PI 分析点工具
  • 跨平台协同设计与分析

系统分析

Cadence®系统分析解决方案提供高精度的电磁提取和仿真分析,确保您的系统在广泛的运行条件下正常工作。

PRODUCT CATEGORIES

  • 射频/微波设计
  • 热求解器
  • 电磁求解器

FEATURED PRODUCTS

  • Clarity 3D Solver
  • Clarity 3D Transient Solver
  • Celsius Thermal Solver
  • Sigrity Advanced SI
  • Sigrity Advanced PI
  • RESOURCES
  • System Analysis Resources Hub

嵌入式原型验证

PCB 设计与分析

Cadence® PCB 设计解决方案更好地结合了组件设计和约束驱动流程的系统级仿真,实现更短、更加可预测的设计周期。

PRODUCT CATEGORIES

  • 原理图设计
  • PCB 版图设计
  • 库与设计数据管理
  • 模拟/混合信号仿真
  • SI/PI 分析
  • SI/PI 分析点工具
  • 射频/微波设计

FEATURED PRODUCTS

  • Allegro Package Designer Plus
  • Allegro PCB Designer
  • RESOURCES
  • What's New in Allegro
  • What's New in Sigrity
  • Flows
  • Advanced PCB Design & Analysis Blog

AI / 机器学习

AI IP 产品

产业方案

  • 5G系统与子系统
  • 航天与国防
  • 汽车电子解决方案
  • AI / 机器学习

技术方案

  • 3D-IC设计
  • 数字先进节点
  • Arm-Based解决方案
  • Cloud 解决方案
  • 低功耗设计
  • 混合信号设计
  • 光电设计
  • 射频/微波
See how our customers create innovative products with Cadence

技术支持

  • 技术支持流程
  • 线上技术支持
  • 软件下载
  • 计算平台支持
  • 售后支持联络
  • 技术论坛

培训

  • 定制IC/模拟/设计
  • 设计语言及方法学
  • 数字设计与签核
  • IC封装
  • PCB设计
  • 系统设计与验证
  • Tensilica处理器IP
Stay up to date with the latest software 24/7 - Cadence Online Support Visit Now

公司介绍

  • 关于我们
  • 成功合作
  • 投资者关系
  • 管理团队
  • Computational Software
  • Alliances
  • 公司社会责任
  • Cadence大学计划

媒体中心

  • 会议活动
  • 新闻中心
  • 博客

企业文化与职业

  • Cadence文化与多样性
  • 招贤纳士
Learn how Intelligent System Design™ powers future technologies Browse Cadence’s latest on-demand sessions and upcoming events. Explore More
ZH - China
  • US - English
  • Japan - 日本語
  • Korea - 한국어
  • Taiwan - 繁體中文
  • 产品
    • 尖端设计工具
      • 数字设计与签核
        • PRODUCT CATEGORIES
          • 逻辑等效性检查
          • SoC Implementation and Floorplanning
          • 形式验证与功能 ECO
          • 低功耗验证
          • RTL 综合
          • 功耗分析
          • 约束和CDC签核
          • 硅签核
          • 库表征
          • 可测性设计
        • FEATURED PRODUCTS
          • Genus Synthesis Solution
          • Conformal Smart LEC
          • Innovus Implementation System
          • Tempus Timing Signoff Solution
          • Pegasus Verification System
          • RESOURCES
          • Flows
      • 定制 IC/模拟/ RF 设计
        • PRODUCT CATEGORIES
          • 电路设计
          • 电路仿真
          • 版图设计
          • 版图验证
          • 特征库提取
          • RF / Microwave Solutions
        • FEATURED PRODUCTS
          • Spectre X Simulator
          • Virtuoso RF Solution
          • Virtuoso Layout Suite
          • Virtuoso ADE Product Suite
          • Virtuoso Advanced Node
          • Voltus IC Power Integrity Solution
          • RESOURCES
          • Flows
      • 系统设计与验证
        • PRODUCT CATEGORIES
          • 调试纠错分析
          • 硬件仿真加速器
          • 形式化验证与静态验证
          • FPGA 原型验证
          • 验证规划与管理
          • 仿真
          • 软件驱动验证
          • 验证IP(VIP)
          • System-Level Verification IP
        • FEATURED PRODUCTS
          • JasperGold Formal Verification Platform
          • Xcelium Logic Simulation
          • Palladium Z1 Enterprise Emulation Platform
          • Protium X1 Enterprise Prototyping Platform
          • vManager Verification Management
          • System VIP
          • RESOURCES
          • Flows
      • IP
        • PRODUCT CATEGORIES
          • Interface IP
          • Denali Memory IP
          • Tensilica 处理器 IP
          • Analog IP
          • System / Peripherals IP
          • 验证 IP
      • IC 封装设计与分析
        • PRODUCT CATEGORIES
          • IC 封装设计
          • IC封装设计流程
          • SI/PI 分析
          • SI/PI 分析点工具
          • 跨平台协同设计与分析
    • 创新系统设计
      • 系统分析
        • PRODUCT CATEGORIES
          • 射频/微波设计
          • 热求解器
          • 电磁求解器
        • FEATURED PRODUCTS
          • Clarity 3D Solver
          • Clarity 3D Transient Solver
          • Celsius Thermal Solver
          • Sigrity Advanced SI
          • Sigrity Advanced PI
          • RESOURCES
          • System Analysis Resources Hub
      • 嵌入式原型验证
      • PCB 设计与分析
        • PRODUCT CATEGORIES
          • 原理图设计
          • PCB 版图设计
          • 库与设计数据管理
          • 模拟/混合信号仿真
          • SI/PI 分析
          • SI/PI 分析点工具
          • 射频/微波设计
        • FEATURED PRODUCTS
          • Allegro Package Designer Plus
          • Allegro PCB Designer
          • RESOURCES
          • What's New in Allegro
          • What's New in Sigrity
          • Flows
          • Advanced PCB Design & Analysis Blog
    • 万物智能
      • AI / 机器学习
      • AI IP 产品
    • CADENCE云服务
    • VIEW ALL PRODUCTS
  • 解决方案
      • 产业方案
        • 5G系统与子系统
        • 航天与国防
        • 汽车电子解决方案
        • AI / 机器学习
      • 技术方案
        • 3D-IC设计
        • 数字先进节点
        • Arm-Based解决方案
        • Cloud 解决方案
        • 低功耗设计
        • 混合信号设计
        • 光电设计
        • 射频/微波
      • 产业方案
        • 5G系统与子系统
        • 航天与国防
        • 汽车电子解决方案
        • AI / 机器学习
      • 技术方案
        • 3D-IC设计
        • 数字先进节点
        • Arm-Based解决方案
        • Cloud 解决方案
        • 低功耗设计
        • 混合信号设计
        • 光电设计
        • 射频/微波
      • 产业方案
        • 5G系统与子系统
        • 航天与国防
        • 汽车电子解决方案
        • AI / 机器学习
      • 技术方案
        • 3D-IC设计
        • 数字先进节点
        • Arm-Based解决方案
        • Cloud 解决方案
        • 低功耗设计
        • 混合信号设计
        • 光电设计
        • 射频/微波
  • 支持与培训
      • 技术支持
        • 技术支持流程
        • 线上技术支持
        • 软件下载
        • 计算平台支持
        • 售后支持联络
        • 技术论坛
      • 培训
        • 定制IC/模拟/设计
        • 设计语言及方法学
        • 数字设计与签核
        • IC封装
        • PCB设计
        • 系统设计与验证
        • Tensilica处理器IP
      • 技术支持
        • 技术支持流程
        • 线上技术支持
        • 软件下载
        • 计算平台支持
        • 售后支持联络
        • 技术论坛
      • 培训
        • 定制IC/模拟/设计
        • 设计语言及方法学
        • 数字设计与签核
        • IC封装
        • PCB设计
        • 系统设计与验证
        • Tensilica处理器IP
      • 技术支持
        • 技术支持流程
        • 线上技术支持
        • 软件下载
        • 计算平台支持
        • 售后支持联络
        • 技术论坛
      • 培训
        • 定制IC/模拟/设计
        • 设计语言及方法学
        • 数字设计与签核
        • IC封装
        • PCB设计
        • 系统设计与验证
        • Tensilica处理器IP
  • 公司
      • 公司介绍
        • 关于我们
        • 成功合作
        • 投资者关系
        • 管理团队
        • Computational Software
        • Alliances
        • 公司社会责任
        • Cadence大学计划
      • 媒体中心
        • 会议活动
        • 新闻中心
        • 博客
      • 企业文化与职业
        • Cadence文化与多样性
        • 招贤纳士
      • 公司介绍
        • 关于我们
        • 成功合作
        • 投资者关系
        • 管理团队
        • Computational Software
        • Alliances
        • 公司社会责任
        • Cadence大学计划
      • 媒体中心
        • 会议活动
        • 新闻中心
        • 博客
      • 企业文化与职业
        • Cadence文化与多样性
        • 招贤纳士
      • 公司介绍
        • 关于我们
        • 成功合作
        • 投资者关系
        • 管理团队
        • Computational Software
        • Alliances
        • 公司社会责任
        • Cadence大学计划
      • 媒体中心
        • 会议活动
        • 新闻中心
        • 博客
      • 企业文化与职业
        • Cadence文化与多样性
        • 招贤纳士

硅签核和验证

在易于使用的云集成环境中完成电气验证任务

  • Overview
  • Customers
  • 相关链接

    • Assura Physical Verification
    • CMP Predictor
    • LDE Electrical Analyzer
    • Litho Physical Analyzer
    • MaskCompose Reticle and Wafer Synthesis Suite
    • Cadence Pattern Analysis
    • Pegasus Verification System
    • Process Proximity Compensation
    • Physical Verification System
    • Quantus Extraction Solution
    • QuickView Signoff Data Analysis Environment
    • Tempus Timing Signoff Solution
    • Voltus IC Power Integrity Solution
    • Voltus-Fi Custom Power Integrity Solution

利用硅签核和验证的工具,设计人员可以在流片前完成一系列必要的电气及物理签核的验证步骤。这些流程可以分析报告出需要进行迭代和增量修复的问题(也称为 (ECO)),以便从电气和物理的角度确保设计完整性。

设计人员在设计复杂的系统级芯片时主要面临三个挑战:

  • 性能和容量 – 签核工具运行耗时过长并占用太多内存
  • 精确度 – 随着制造工艺向深亚微米节点发展,需要在早期综合时就估算并匹配签核时候的时序、布局和功耗,这将是一个更大的挑战。
  • 设计收敛 – 传统时期,签核工具只能报告设计问题,但在发现问题后无法对其进行实际修复。这导致在后端实现和签核之间来回往复工作,大大延误了产品上市时间

在 Cadence,我们意识到需要加快最后一步的收敛周期,使您能够大大减少迭代次数,直至完成流片。同时,我们也意识到这些流程的执行需要足够的快。为此,我们设计了一套具有以下优点的总体解决方案:

大规模并行的云端解决方案

我们的签核工具 Quantus™ Extraction Solution、Tempus™ Timing Signoff Solution、Voltus IC Power Integrity Solution 和 Pegasus™ Verification System 均已支持云上使用,可以在大规模并行服务器群上运行。这些服务器群可以位于公司内部,也可以位于外部云提供商处。您的设计将自动划分为较小的电路单元,在多台计算机和 CPU 之间进行拆分,利用多线程技术,然后通过自适应调度来平衡计算机和 CPU 之间的负载。我们已经有数家客户正在使用这些新工具,并且见证了性能实现几个数量级的提升。

集成引擎,用于实现正确度和更快的设计收敛

Cadence® digital design flow集成引擎目前集成了时序、布局、功耗和寄生参数提取。从Genus™ Synthesis Solution 到 Tempus 和 Quantus solutions的硅签核、Pegasus system、Design for Manufacturability (DFM) solution (DFM) 以及 Voltus™ power solution。这一流程被称为“设计在线同步验证”,可利用同步签核验证方案来避免后端实现和验证前后一致性问题——这些问题会在流片前的最终阶段令设计人员头痛不已。例如,这意味着当 Genus solution在设计周期的早期运行综合时,将使用与 Innovus™ Implementation System 在实现过程中使用的相同布局和布线,并且可以在设计周期的早期做出更好的选择,从而更轻松的修复问题。而且,在 Innovus 系统中,设计人员可以运行 Tempus Timing 和 Voltus Power solutions,以在流片时更快地实现时序收敛。这有助于显著减少设计后期的迭代次数,并加快签核期间的收敛。这种具有集成引擎的设计时能力还可以消除或大大减少设计人员对于预算的担忧,从而大幅改善设计过程中的功耗、性能和面积 (PPA)。

发现问题后及时修复问题的工具

我们的签核工具中的集成引擎不仅可以在设计流程的早期分析问题,还可以根据需要进行修复,借此显著减少实现和签核之间的来回迭代次数。我们的工具可以发现问题,分析各种情况,选择可用的最佳 PPA 优化,并在设计流程的早期进行实现,从而使设计结果接近PPA 流片最终签核指标的偏离值 2% 到 5%之内。

数字模拟混合设计和定制设计支持

所有 Cadence 签核工具或功能都集成在 Virtuoso® 平台,为数字模拟混合信号和定制设计提供相同的功能。

硅签核和验证是在每个设计流程中进行签核的最后一个关键步骤。结合使用 Cadence 设计流程与我们的集成引擎和大规模并行工具,将使这一流程进行得更加顺畅,并可以通过更出色的 PPA 目标来确保设计能够更快完成。

集成完整流程,用于实现卓越设计和出色的签核收敛
Customers

Our 7LPP process provides the best power, performance and area that we have seen so far in advanced FinFET nodes, and we expect this will provide great benefits for our mutual customers’ next generation SoC designs.

Ryan Sanghyun Lee, vice president of the Foundry Marketing, Samsung Electronics

Read More or View All Customers

We’ve verified that the Cadence methodology meets our accuracy, frequency, power and cell utilization requirements. The certification of the Cadence digital tool suite allows our mutual customers to reach their PPA targets and to experience the benefits associated with the GF 22FDX body bias techniques ...

Richard Trihy, senior director, design enablement, GLOBALFOUNDRIES

Read More or View All Customers

4. The Voltus IC Power Integrity Solution provided several efficiencies that enabled us to shorten the time to design closure on our largest ever switch-chip FinFET design so that we can stay in front of the competition. Given our successful, accurate silicon results, we’re planning to use Voltus ...

Sanjay Kumar, senior director ASIC Designs, Juniper Networks

Read More or View All Customers

A Great Place to Do Great Work!

Sixth year on the FORTUNE 100 list

Our Culture Join The Team
  • 产品
  • 定制 IC /模拟/ RF 设计
  • 数字设计与Signoff
  • IC 封装设计与分析
  • IP
  • PCB 设计与分析
  • 系统分析
  • 系统设计与验证
  • 所有产品
  • 公司
  • 关于我们
  • 管理团队
  • 投资者关系
  • 产业联盟
  • 就业机会
  • Cadence 学术网
  • Supplier
  • 媒体中心
  • Events
  • 新闻中心
  • Cadence 设计
  • 博客
  • 论坛
  • 联系我们
  • 普通咨询
  • 客户支持
  • 媒体中心
  • 全球办公室查找

Stay Connected

Please confirm to enroll for subscription!

Stay Connected

Thank you for subscribing. You will get an email to confirm your subscription.

© 2021 Cadence Design Systems, Inc. All Rights Reserved.

沪ICP备18027754号-2 Terms of Use Privacy US Trademarks