概述
使用 Conformal AI Studio 验证硅片设计是否成功
Cadence Conformal AI Studio 包括逻辑等效性检查 (LEC)、自动化功能工程变更单 (ECO) 和低功耗静态签核产品，可简化并加速复杂系统级芯片 (SoC) 设计的验证流程。之所以能做到这一点，是因为该产品利用重新架构的可扩展分布式核心引擎，并且能直接集成到 Cadence 的人工智能 (AI) 和机器学习 (ML) 平台。
数十年来，Conformal 技术一直是形式验证 LEC 子集领域的领先技术，也是确保 Cadence 和第三方的数字实现工具按预期运行的关键审核工具。在此期间，设计的复杂性已经增长了 100 倍，这项任务变得更加艰巨，与此同时，Cadence 的技术也在不断发展，以满足设计团队日益增长的需求。
Conformal AI Studio
解锁设计成功：增强验证和性能的关键 AI 产品
核心优势
最大程度提高验证效率：Conformal AI Studio 的主要优势
将验证效率提高 10 倍
LEC、CLP、ECO 上的完全分布式引擎可将运行时间缩短 5 倍，以证明逻辑性、低功耗和 ECO 等效性，避免昂贵的冗余功能仿真
可靠的缺陷检测
利用独立验证技术，在整个设计流程中快速准确地识别重大缺陷
功能性 ECO 实现
实现掩膜前和掩膜后战术 ECO 的自动化，最大程度减少人工干预，确保更快的流片
低功耗签核与比较
在设计周期的早期发现低功耗实现错误，尽量避免昂贵的硅片重新设计
ML 驱动的优化
利用强化学习探索和优化整个证明空间，完成最困难的中止解析和 ECO 补丁优化等形式等效性任务
AI 驱动的分析洞察
通过等效性专用 AI 仪表板加速调试，重点识别单次运行和多次运行的跨项目趋势
产品
Conformal AI Studio：针对复杂设计的增强型形式验证解决方案
Conformal AI Equivalence
革命性的形式逻辑等效性技术，通过 AI 集成实现快速、精确的实现缺陷检测
Cadence Conformal AI Equivalence 结合了先进的 AI 算法，可改善数百万门设计的验证。布尔 LEC 引擎无需测试向量即可进行验证。它提供了一个由 AI 增强的全面 LEC 解决方案，用于验证 SoC 设计——从 RTL 到最终 LVS 网表 (SPICE)。这款先进的工具支持设计人员处理更广泛的电路，包括复杂的算术逻辑、复杂的数据路径和定制晶体管逻辑。
核心优势：
- 与传统仿真相比，可显著加快全面验证数百万门 SoC 模块的过程
- 通过对高级数据路径优化进行独立验证，降低出现重大缺陷的风险
- 利用强化学习，智能地应用等效性证明来实现中止解析自动化
- 支持 RTL 综合和布局布线过程中使用的最新顺序优化技术，以确保更好的设计 PPA
- 确保 RTL 模型的性能与对应晶体管电路完全相同
Conformal AI ECO
利用新的智能 ECO 流程和先进的 AI 自动生成 ECO，改善补丁质量、运行时间和设计收敛
Cadence Conformal AI ECO Designer 使用形式 LEC 引擎和集成的 AI 技术自动创建用于掩膜前和掩膜后布局的功能性 ECO。这种方法使用可扩展且高效的解决方案，取代了复杂且容易出错的手动 ECO 实现，可以缩短项目时长，确保按时完成流片。
现代 ECO 可能涉及数十到数百项变更，从添加逻辑到优化布线。利用 AI 和基于强化的机器学习，与整个实现周期或手动 ECO 流程相比，Conformal AI ECO 收敛优化补丁的速度可以快一个数量级。
核心优势：
- 通过最大限度地减少人工干预并免去耗时的完整实现迭代，实现快速的战术设计变更
- 量化设计人员的意图，对 ECO 可行性进行早期估计
- 生成通常不会手动尝试的复杂 ECO
- 全自动 ECO 流程的运行时间最多可缩短 10 倍
- 创建高效的布局布线脚本，利用备用门、门阵列或空闲逻辑来实现掩膜前或掩膜后 ECO
- 自动化智能流程使用 RTL 级洞察来管理 ECO 补丁生成和相关 LEC 运行的设置
- 将先进 SoC 中复杂数据路径 ECO 的补丁大小减少几个数量级
- 强化学习智能地应用多种补丁生成算法来减少补丁大小
Conformal AI Low Power
快速准确地验证复杂 SoC 中的电源意图和低功耗设计结构
这款创新产品将低功耗等效性检查与静态结构和功能性低功耗验证相结合。新一代分布式架构和灵活的层次化流程确保其具备扩展到数十亿个实例单元 SoC 的能力
优化前沿超大规模和移动 SoC 的漏电功耗和动态功耗，帮助设计人员降低能耗和封装成本。这些先进的低功耗设计方法还会使验证任务复杂化，在综合 (synthesis) 和物理实现过程中带来风险。Conformal AI Low Power 允许设计人员创建芯片级低功耗架构的电源意图描述，然后确保流程每个阶段的实现工具在所需的电平转换器、域关闭和隔离逻辑中正确地插入和/或维持此电源意图。
核心优势：
- 兼顾电源影响的 LEC：扩展布尔 LEC 证明以考虑架构电源意图
- 静态功耗签核：确保实现工具（如综合和布局布线插入），并在整个设计流程中保持适当的电源结构
- 低功耗比较：在各种低功耗环境（PST、电源意图、电源交叉等）中对两种设计进行快速、抽象的功耗特定比较
- 可扩展分布式签核架构：多线程和分布式处理，结合层次化签核方法，可提供比上一代产品高出 5 倍的 TAT，以及数十亿实例单元 SoC 的容量
- 全面的覆盖范围：通过完整的低功耗验证降低硅片重新设计风险涵盖最新的 UPF 规格
- 早期错误检测：在设计周期的早期发现低功耗实现错误
- 简化调试：通过单个统一界面识别和分析低功耗设计问题，以便调试电源意图、RTL、逻辑网表和物理网表功耗问题
- 通过支持 AI 的仪表板了解项目历史记录
- 简化电源意图创建：无需深厚的专业知识即可轻松编写电源意图，并在实现之前检查电源意图的语法、语义和设计规范
客户案例
利用 Conformal Technologies 提高设计成功率
客户评价
查看客户对 Conformal AI Studio 的评价
We’ve seen very positive results from our trials of Cadence Conformal AI Studio, where we were able to generate 83% smaller tactical ECO patches using the new Conformal AI ECO flows compared to our prior solution, and in nearly half the runtime.
CW Ko, MediaTek
Renesas has been actively testing Cadence’s next-generation Conformal AI Studio and is very encouraged by the results. A collection of new Smart ECO technologies has sped up our automated functional ECO flow runtimes by 50% or more while maintaining or improving patch quality; one critical ECO achieving a 90% shrink.
Peter Bell, Renesas Electronics
MediaTek has also deployed Conformal AI Low Power’s fast power-state-table analysis enhancement, which consistently delivers over 100X improvement in both runtime and memory.
CW Ko, MediaTek
Our teams engaged early with Cadence JedAI dashboards available in Conformal AI Studio and are convinced the cross-project insights they uncover will help designers and managers to better track their LEC jobs and automated ECO runs across the course of a project..
Peter Bell, Renesas Electronics
培训 & 支持
