Virtuoso最新资讯

Virtuoso RF Solution

新版Virtuoso^® RF Solution提供集成了关键设计工具和技术的无缝RF设计流程，在Virtuoso设计环境中即可实现、分析和仿真您的RFIC和RF模组。该解决方案使电磁场仿真中数小时的手动工作实现了自动化，允许您进行设计阶段的尝试。它还简化了完整物理设计检查中的版图原理图对比（LVS）检查和设计规则检查（DRC）工作。

• 通过采用“标准”原理图创建版图并使用Virtuoso环境中内置用于LVS和DRC无误版图设计的功能来创建RF模组版图
• 协同设计其IC和模组，避免通常是由在许多不相通的工具之间进行手动数据转换造成的设计失败
• 通过利用Virtuoso环境中的Sigrity^™ PowerSI^® 3D EM和 AXIEM^® Electromagnetic求解器的高级接口，针对关键无源器件和互连线进行设计阶段的尝试

有关更多信息，请参见 Virtuoso RF Solution.

扩展的Virtuoso平台解决了系统设计难题

Cadence通过重大改进提高电子系统和IC设计生产率，从而提升了其Virtuoso定制IC设计平台。这些改进几乎影响到了每一个Virtuoso产品，提供了一个强大的环境和生态系统，用于复杂系统的设计、实现和分析。

Virtuoso System Design Platform

Virtuoso新平台建立在我们屡获殊荣的Virtuoso System Design Platform之上，可提供跨芯片、封装、模组和电路板设计的全面解决方案，还集成了多种工具、产品和解决方案。

借助新型系统设计环境，并结合多种技术支持，您能够通过单一平台无缝编辑和分析最复杂的异构系统，包括模拟、混合信号、RF和光电产品，充分利用值得信赖的Virtuoso设计应用程序集的全部功能。

• 凭借跨多个工艺设计套件和技术的新型同步编辑，Virtuoso System Design Platform与Cadence’s Allegro^® PCB技术、Allegro Package Designer和Sigrity分析技术组合的无缝互操作构成了全面的芯片到电路板工具集。

有关更多信息，请参见 Virtuoso System Design Platform.

Virtuoso Advanced-Node设计和版图支持

Virtuoso新平台整合了22nm至5nm的创新先进节点处理方法。通过与前沿代工厂、生态系统合作伙伴和客户的合作，Virtuoso新平台可以自动管理制程复杂度，使工程师能够专注于其设计意图。

• 在电路设计和分析中，先进的统计算法专门针对FinFET设计，尽早发现电路差异，将修复循环所需的迭代次数减少了约50%。
• 在版图设计中，独特的多网格系统概括了最新7nm和5nm工艺的复杂设计规则，同时允许工程师增加布局和布线技术的使用，以显著提高版图设计的生产率。将这些技术结合先进方法学的增强，使7nm生产设计中的版图工作量减少了2.5倍以上。

有关更多信息，请参见 Custom/Analog Advanced-Node Solution.

Virtuoso高级设计方法和自动化

Virtuoso新平台有几处针对模拟设计和分析的改进。Cadence预计，具备电气驱动布线和网线编辑、实时设计编辑和革命性设计规划技术的新型创新版图环境可将生产率提高50%。

Virtuoso Analog Design Environment (ADE)

• 进一步集成Spectre^® Circuit Simulator，使仿真性能提高3倍，增加了仿真吞吐量，并采用了高级分析，从而减少设计迭代。
• Virtuoso ADE Verifier新增的独特功能集中了跨领域的电气规范，使标准合规性（即ISO26262）过程得以简化约30%。

有关更多信息，请参见 Virtuoso ADE Product Suite.

Virtuoso Layout Suite

• 采用独特的设计阶段技术集，从电气感知版图发展为业界首款电气和仿真驱动版图，确保电路完整性和性能。这种新型仿真驱动版图解决了关键电路和先进节点设计的许多电迁移和寄生挑战。
• 层次化布局规划和信号路径布线自动化的突破性技术提高了版图设计生产率和吞吐量，并缩短了版图周转时间。
• 创新的并行设计编辑允许团队分配版图任务并执行假设探索，这对于设计规则检查（DRC）修复、芯片加工和布线非常有用。

有关更多信息，请参见 Virtuoso Layout Suite.