核心优势

我们携手合作,致力于优化功耗、性能和面积 (PPA) 目标,同时加快设计和验证流程,帮助您设计出物联网、移动设备、高性能计算服务器和嵌入式应用等产品。

实现最佳 PPA 结果


提供经过高度优化的工具流程,以实现最佳性能、功耗和面积目标

加快验证速度


加快基于 Arm® 的设计和验证流程

提高系统级芯片的质量和性能


确保 IP的互通和功能验证

产品

多年来,我们与 Arm 公司开展了深入的工程设计合作,将 Cadence 在验证流程、IP 集成乃至晶圆代工厂兼容性方面的数字和混合信号设计方法,与 Arm 的产品相融合,包括 Arm Cortex®-A、Cortex-R 和 Cortex-M 处理器;Neoverse™ 处理器、Mali™ GPU、视频和显示技术;CoreLink™ System IP、Artisan® Physical IP、POP™ IP 和 Fast Models。

公司简介

Arm 与 EDA 供应商合作开发了 EDA 参考流程。Cadence 与 ARM 紧密合作,针对基于 ARM®的设计,优化了我们的全流程数字电路设计解决方案。与使用通用 EDA 参考流程相比,使用由此开发出的数字实现参考流程能更有效率地实现基于 Arm 内核的系统级芯片 (SoC),更快地达成功耗、性能和面积(PPA) 目标。

Arm 采用 Cadence® 的工具来开发自己的 IP。我们在早期就可以接触 Arm 内核,从而调整工具算法、功能和选项,并可以在 Arm 内核正式发布之前优化我们的流程。这有助于降低基于 Arm 的系统级芯片的开发风险,缩短达到功耗、性能和面积 (PPA) 目标的时间,并提供了完成最终收敛所需的专业知识。

了解更多 申请获取快速应用指南 (RAK)

公司简介

如今,开发硬件和软件系统涉及到集成许多 IP 模块、内核和软件。要确保您的片上系统(SoC)符合您的设计意图,验证技术至关重要。Cadence 提供整套验证解决方案——从早期软件启动到用例测试、调试和性能分析——是基于 Arm 的系统级芯片(SoC)设计的理想选择。

Cadence 与 Arm 携手合作,通过我们的 系统开发套件 增强了基于 Arm 的系统验证技术,确保基于 Arm® 的系统级芯片能够实现设计意图,最大程度减少互连迭代,同时快速验证和分析性能,加快产品上市速度。

了解更多

公司简介

在系统级芯片 (SoC) 功能验证方面,最耗时的一个环节是创建可准确激励和及时响应待测设计接口的仿真平台。典型的系统级芯片通常包含数十个标准接口和多层互连结构,Verification IP (VIP) 在建模过程中将所有这些接口变成可插入测试平台并与待验证设计一起进行仿真的组件,从而带来巨大的优势。这样可以大大减少验证工程师的工作量,节省时间并提高产品质量。

Cadence® 面向 Arm® AMBA® 协议的验证 IP 是一套易于使用的全方位解决方案,可提高系统级芯片的质量和性能,同时提供可靠的结果以预测验证进度和提升效率。

了解更多

公司简介

为了在设计基于 Arm 的物联网设备时缩短上市时间并简化系统级芯片的开发流程,Arm 和 Cadence 联合开发了一套物联网参考平台。该参考平台为您提供物联网设计所需的常用功能,包括处理器、物联网子系统和各种标准接口。

该参考平台使设计人员能够快速启动物联网设计项目,并将精力集中在有助于实现产品差异化的设计方面。除了考虑到使用第三方 IP 的成本和风险因素外,该参考平台还减少了所需的验证量,因为它已经对各种 IP 组件进行了互通性测试。

了解更多