Millennium Platform
AI-driven digital twin supercomputer
Cerebrus Intelligent Chip Explorer
AI-enabled design optimization
Optimality Intelligent System Explorer
AI-driven Multiphysics analysis
Verisium Verification Platform
AI-driven verification platform
Allegro X AI
AI-driven PCB Design
Tensilica AI Platform
On-device AI IP
Virtuoso Studio
Analog and custom IC design
Spectre 仿真
Analog and mixed-signal SoC verification
Innovus Implementation System
Physical design for advanced nodes
Xcelium Logic Simulation
IP and SoC design verification
Silicon Solutions
Protocol IP and Compute IP, including Tensilica IP
Palladium 和 Protium
Emulation and prototyping platforms
Allegro X Design Platform
System and PCB design platform
Allegro X Adv Package Designer Platform
IC packaging design and analysis platform
Sigrity X Platform
Signal and power integrity analysis platform
AWR Design Environment Platform
RF and microwave development platform
Cadence Reality Digital Twin Platform
Data center design and management platform
Fidelity CFD Platform
Computational fluid dynamics platform
产业方案
Services
技术方案
技术支持
培训
公司介绍
企业文化与职业
媒体中心
This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.
5G系统与子系统
航空航天与防御
汽车电子解决方案
Data Center Solutions
超大规模计算
生命科学
Services Overview
Artificial Intelligence
3D-IC设计
Advanced Node
Arm-Based Solutions
Cloud 解决方案
Computational Fluid Dynamics
Functional Safety
低功耗设计
混合信号设计
Molecular Simulation
Photonics
射频/微波
技术支持流程
线上技术支持
软件下载
计算平台支持
售后支持联络
技术论坛
OnCloud Help Center
Doc Assistant
定制IC/模拟/设计
Digital Design and Signoff
IC封装
设计语言及方法学
Mixed-Signal Design Modeling, Simulation, and Verification
Onboarding Curricula
PCB设计
Reality DC
系统设计与验证
Tech Domain Certification Programs
Tensilica处理器IP
关于我们
成功合作
投资者关系
管理团队
Computational Software
Alliances
Channel Partners
Technology Partners
公司社会责任
Cadence大学计划
Intelligent System Design
Cadence文化与多样性
招贤纳士
Diversity
会议活动
新闻中心
博客
久经验证的 IP 和设计工具可加快具有挑战性的 5G 设计
概述
新一代的 5G/6G 通信系统将以极大的容量、覆盖范围、可靠性和超低延迟提供与互联网的大规模连接,通过创新技术创造广泛的新型服务和业务机会。但是,5G的性能目标也将为通信行业带来挑战。手机和基础设施需要使用毫米波 (mmWave) 无线电频谱,因此需要对系统架构进行多项更改。Cadence 为创建高度复杂的电子系统提供了广泛的产品矩阵组合,用于设计先进节点系统级芯片(SoC)、射频集成电路(RFIC)、功率放大器、收发器、封装或 RF PCB,可满足 5G 对超高数据速率、连接设备数量、可靠性和安全性以及超低延迟和超长电池寿命的要求。
核心优势
热模型、电磁以及电路行为分析
管理较长的Soc开发周期,并最大程度地降低重新设计的风险
低功耗设计技术可延长电池寿命
设计和验证包含高速接口和严苛安全要求的复杂系统要求
5G 手机
5G 无线电头
5G 基带和边缘计算
5G 前传和回程
3.5GHz 至 6GHz 的中频段频谱能够传输大量数据,同时传输距离很远,因此被视为 5G 手机的完美选择。高度集成的 RF 模块旨在利用这一超大带宽,但要在手机市场取得成功,首先必须解决线性度、功率效率和热管理方面的重大挑战。RFIC、基带、电源管理、分立器件和滤波器与先进封装紧密集成,因此要想缩小设备的外形尺寸绝非易事。了解 Cadence 如何通过 RFIC/MMIC、BAW/SAW 滤波器、封装和模块的协同设计、系统级散热和电磁(EM)设计同步分析、IP、快速仿真和芯片验证以及紧凑型 DSP,帮助您更快地设计出尺寸更小、功耗更低的手机产品。
5G 利用现有的和新的毫米波频谱,结合先进的可转向天线阵列,大大改进了数字前传 (Fronthaul) 的上行链路/下行链路射频空中接口。为了应对毫米波频率的高信号衰减,5G 天线系统采用了电子波束成形技术,将信号能量集中并导向更远的距离。固定无线接入 (FWA) 基站和用户驻地设备 (CPE) 中的组件,包括混合技术射频前端 (RFFE) 芯片组和多层互连 PCB 馈电网络到天线元件阵列,需要使用涵盖多种技术的一流设计、分析和实现解决方案。Cadence 设计工具可以帮助您满足高频和波束成形技术的要求。
5G 基带和高性能计算(HPC)在移动边缘计算中心融合,并且正如 HPC 一样,最新的数字、网络和机器学习(ML)技术也正在推动市场发展。数字设计和签核工具为此提供了基础,这些工具在先进节点上具有领先的低功耗、性能和面积(PPA)结果,其中系统级芯片(SoC)设计集成的 CPU 和 AI 处理器内核数量越来越多。为了支持用户构建这些复杂的 SoC,Cadence 提供从基带到射频通信系统的预算和杂散发射分析、电磁和热系统分析、IP、用于芯片互连的 3D-IC 解决方案,以及用于早期软件开发和高速电路板设计的工具。
在 5G 移动运营商的天线塔顶部和底部将不再出现无线电头和基带,而是将其分别移动到更深层的城市和建筑结构,以及相应的边缘计算数据中心中。如此一来,物理隔离程度显著增加,再加上 5G 的超低延迟目标,意味着需要采用一种全新的方法来实现两者的连接(前传)。为了满足 5G 前传的时序、频率和同步要求,用于远程无线电头和基带的高速光互连和光收发器派上了用场。Cadence 为光收发器提供集成的硅光子和电子协同设计,以及 100G 以太网 IP 支持,从而实现与多个无线电头的复杂 5G 前传连接。
video
Video
ArgoSemi Provides Cost-Effective RF Solutions for 5G with Cadence Tools
Technical Brief
RF/Microwave Design Software Technical Brief
Datasheet
AWR Software Datasheet