IC61 Virtuoso Schematic Editor (VSE) Interface Virtuoso Layout Suite (VLS) Flow Training
日付 | バージョン | 国 | 場所 | |
---|---|---|---|---|
Scheduled upon demandOn demand | お問い合せINQUIRE |
Length : 1 day (s)
Course Description
受講日数:1日コース
価格:お一人様 45,000 円 (消費税別、お二人様以上にてお申込み下さい) ※開催日程、開催場所に関しましてのご相談、お問合せはjapan_esg@cadence.comまで お問合せ下さい
概要:Virtuoso Schematic Editor (VSE)とVirtuoso Layout Suite (VLS)間でConstraint(配置配線制約条件)の設定、編集、受け渡しについて学習します。
Learning Objectives
コースカリキュラム:
- はじめに
- コンストレイント・フローの概要
- Constraint Manager
- Circuit Prospector
- Process Rule Editor (PRE)
- Module Generation
- Auto Constraint Entry with SKILL (SKILL API)
受講対象者:
- UNIX / LINUX の基礎知識をお持ちの方
- X-Window環境の基礎知識をお持ちの方
- VSE-L/XL (VLS-L/XL) ユーザーでConstraint Managerのインターフェースの知識を必要とする 設計者の方
Software Used in This Course
- IC 6.1.8
Software Release(s)
- IC 6.1.8
Modules in this Course
- N/A
Audience
受講対象者:
- UNIX / LINUX の基礎知識をお持ちの方
- X-Window環境の基礎知識をお持ちの方
- VSE-L/XL (VLS-L/XL) ユーザーでConstraint Managerのインターフェースの知識を必要とする 設計者の方
Prerequisites
You must have experience with or knowledge of the following:
- Custom IC design
- Windows, Linux
Related Courses
- IC61 ADE Explorer
- IC618 Layout Suite-XL/GXL
Please see course learning maps at this link for a visual representation of courses and course relationships. Regional course catalogs may be viewed here.
Course ID: 85081
ONLINE TRAINING
Genus Synthesis Solution v16.1
This online class features the Cadence® Genus™ Synthesis Solution with next generation synthesis capabilities and how SoC design productivity gap is filled by Genus