プレシリコン検証/デバッグにおける検証効率の向上
Cadence® Palladium®エミュレーション・プラットフォームにより、RTLが変化している設計初期であっても、最高のデバッグ生産性をもって、複数のエミュレーションのユースケースを活用することができます。
Palladium Z2エンタープライズ・エミュレーション・プラットフォーム
ケイデンスの最新のエンタープライズ・エミュレーション・プラットフォームは、従来のプラットフォームと比較して容量とパフォーマンスが向上しています。Palladium Z2では、800万ゲートから184億ゲートまでスケーラブルにデザインを取り扱うことができ、画期的なモジュラーコンパイルテクノロジによりコンパイル時間を劇的に短縮することができます。
-
Palladium Z1比で対応回路規模が2倍、速度が1.5倍 - 高速TATを可能とするモジュラーコンパイラ：100億ゲートを10時間以内でコンパイル
- 波形ダンプ速度が10倍、デバッグトレース深度が2倍、メモリダンプおよびデバッグアップロード速度が2倍、ホストへのスループット幅が3倍
- FullVision 2.0：新型改良版の高性能デバッグエンジン
- 800万ゲートから184億ゲートまでのスケーラブルな容量
Palladium Z1エンタープライズ・エミュレーション・プラットフォーム
ケイデンスの第一世代エンタープライズ・エミュレーション・プラットフォームは、システムレベル検証やSoC/サブシステム/IPブロック検証を加速することで、検証生産性のギャップを埋めることができます。
- 70億ゲートまでのスケーラブルな容量
- 1時間当たりのコンパイル時間が最大1.4億ゲート
- できるだけ多くの作業の割り当てや優先順位に基づいた作業の実行
- デバッグ深度とアップロード速度の向上
インターフェース・サポート
業界屈指の品揃えを誇る物理およびバーチャル・インタフェース部品により、Palladiumプラットフォームは非常に使いやすく生産的なシステム検証ソリューションとなっています。
- SpeedBridge®アダプタ：Palladiumエミュレーション・プラットフォームやProtiumプロトタイピング・プラットフォームにおいて、効率的なドライバやアプリケーションレベルのテストを行うためのプロトコル・インタフェースのソリューション
- EDK：確認済みかつ即座に使用可能なエミュレーション開発キット（EDK）による、ソフトウェア/ファームウェア/ドライバの早期開発と検証を実現
- メモリモデル：ほとんどすべての業界標準メモリモデルのサポート
- VirtualBridge™アダプタ：ユーザアプリケーションおよびOSドライバのPalladiumエミュレーション・プラットフォームやProtiumプロトタイピング・プラットフォームへのバーチャルなプロトコル接続の実現
- Accelerated VIP：SoCのインタフェースやペリフェラルを検証するための高速プロトコルIP
ユースモデル
Palladium Z2プラットフォームは、エミュレーションを超えた機能を提供します。
- コードおよび機能カバレッジ・ダンプ
- ハードウェア検証言語ベースのテストベンチのアクセラレーション
- インサーキット・エミュレーション
- インサーキット・アクセラレーション
- バーチャル・プラットフォームとのハイブリッド・アクセラレーション
- Universal Verification Methodologyアクセラレーション
- ベクターベース・アクセラレーション
- IEEE1801 UPFを使用した多パワー・ドメイン検証
- ハードウェア/ポストプロセス・ベースに並列化されたDynamic Power Analysis
Verified with Cadence
Learn how our customers use the Dynamic Duo to optimize workload distribution between verification, validation and pre-silicon software bring-up and adopt a shift-left methodology to accelerate their product development process.
Customers
With twice the useable capacity, 50 percent higher throughput, and faster modular compiler turnaround, we can validate our most sophisticated GPU and SoC designs comprehensively and on schedule.
Narendra Konda, Senior Director, Hardware Engineering, NVIDIA Corporation
The ability to perform design bring-up and transition between the Palladium Z2 emulation and the Protium X2 prototyping platforms in short time provides us with the opportunity to optimize our shift-left deployment for our most challenging SoC designs.
Alex Starr, Corporate Fellow, Methodology Architect, AMD
Best-in-class emulations are key to our success, and Arm uses emulation extensively together with simulation on Arm-based servers to achieve the highest verification throughput.
Tran Nguyen, senior director of Design Services, Arm
