Sigrity Serial Link Analysis

コンシューマー/IoTデバイスの急激な増加に伴い、毎年ゼタバイトのデータが転送されており、システム設計では、通常、2年ごとに転送速度が倍増するように求められています。 PCI Express^® (PCIe^®) は、バージョン4.0 の8Gbps から16Gbps に移行する予定です。　そのほかに、PAM-4 のようなマルチレベルシグナリングでは、25Gbps とより大きなシグナリングが実現されると推測しています。

これらの高速化は、1997年から3Dフィールドソルバーを実行しているラボのエキスパートに高速シリアルリンクを設計することをもはや委任できなくなることを意味します。マルチギガビット・シリアルリンクの設計と解析は、エンジニアのデスクトップへの道を見つける必要があります。

ケイデンスでは、シリアルリンクのすべてのセクションを分析し、最適化するのに役立つテクノロジーを開発しています。トランシーバと、チップ、パッケージ、ボード、コネクタをリンクするすべてのインターコネクトをモデル化し、シミュレーションを行い、製品のシリアルリンクが仕様に合わせて実行されることを確認できます。

トランジスタレベルのモデルをパワー・アウェアなIBISモデルに変換

Sigrity^™ Transistor-to-Behavioral Model Conversion (T2B^™) は、トランジスタレベルのモデルから IBISモデルのアナログフロントエンドを作成します。

Sigrity SystemSI^™ technology テクノロジーは、IBIS準拠のチャネル・シミュレーションエンジンにリンクするダイナミック・リンクライブラリの形式でIBIS-AMIモデルのアルゴリズム部分を作成します。

ICのパワーおよびグラウンドに結合されたICの再配線層の信号を正確にモデル化

抽出されたパッケージモデルへのプッシュボタン接続を可能するヘッダー情報を使用して、I/Oからバンプへの信号パワーとグランドのインターコネクトのチップレベル抽出のためのSigrity XcitePI™ Extraction

フルウェーブ3Dとハイブリッドソルバー・テクノロジーを融合したフルパッケージ・モデリング

Sigrity XtractIM™テクノロジーと3D-EMテクノロジーは、信号タイプ、電源、およびグランドの相互接続モデルを結合するために、パッケージタイプに関係なく、完全なパッケージモデルを作成するために連携して動作します。 パッケージのデザイナーとパッケージアセスメントのエンジニア間のギャップを埋めるパッケージのアセスメントも含まれています。

フルウェーブ3D およびハイブリッドソルバー・テクノロジーのブレンドを使用して、PCBの高速で正確な電気モデリングを実現

Sigrity PowerSI™テクノロジーと3D-EMテクノロジーは、結合された信号、電力、グラウンドをPCBから抽出します。 抽出されたモデルには、抽出されたパッケージモデルおよび/またはコネクタモデルへのプッシュボタン接続を可能にするヘッダー情報が含まれる。

シリアルリンク・インターフェースのスピーディーな探索と検証

Sigrity SystemSIテクノロジーは、IBIS-AMIフォーマットおよびパワー・アウェアのインターコネクトモデルのイコライゼーション・ルーチンを使用して、パワー・アウェアIBISモデルの簡単な接続を実現します。 シミュレーション結果は、ワーストケースの条件を徹底的に判断し、その結果をUSBやPCI Expressなどのシリアルリンク・インターフェースのコンプライアンス要件と比較し、シリアルリンク・チャネルの設計をサインオフすることができます。

機能

• 使いやすいブロックレベルのスケマティック環境
• 大規模なインターコネクト構造の効率的な S パラメータ抽出のためのハイブリッドソルバー
• 高周波構造の詳細抽出のための3Dフルウェーブソルバー
• 一般的なシリアルリンク・インターフェース規格のコンプライアンス・チェック