Discover PCIe

概要

ケイデンスのPCIe用PHY IPは、先進のFinFETプロセステクノロジー向けに提供され、PCI Express^® (PCIe^®) 6.0および5.0、Compute Express Link (CXL)、Ethernetを使用するストレージ、ネットワーキング、AI/マシンラーニング、HPCアプリケーションの低レイテンシーソリューションに業界最高レベルの省電力性能を提供します。

主要な利点

省電力

ケイデンスのPCIeおよびCXL用PHY IPは、最新のPCIe規格に対応した業界最高レベルの省電力性能を実現するとともに、高速、高dB損失、高クロストークのチャネルにおけるデータおよびクロックリカバリーの要求を満たすように設計されています。
最新のpower-saving ECNへの対応

柔軟

PHY IPは、マルチリンクのユースケースのアプリケーションのニーズを満たすコンフィグレーションを容易に実現できます
イーサネットおよびPCIeプロトコルをサポートしているため、ハイパフォーマンス・コンピューティング分野のほとんどの一般的なアプリケーションに対応可能です
アプリケーション毎のニーズに合わせて設定可能なコントローラIP

将来に向けた設計

アドバンストFinFETプロセスノードで利用可能なPHY IP
コントローラIPは、PCIe 6.0および5.0、CXLを低レイテンシーでサポート

Applications

HPC/AI/マシンラーニング

レーンあたりのデータ帯域幅の向上と省電力性能の向上

ストレージと不揮発・メモリー

最小の動作電力と待機電力、最小のexit latencyを実現するソリューション

エンタープライズ、クラウド、データセンター　ソリューション

最小のアクティブ電力、セキュリティ、リモートアクセスサービス（RAS）機能を備えたスケーラブルなマルチプロトコルソリューション

Resources

64GTps PHY IP for PCIe 6.0 for TSMC 5nm FinFET

Designed specifically for infrastructure and data center applications

ShareLink Copied

Cadence Solutions for the Latest PCIe 6.0 and 5.0 Specifications

Future-proof your designs with our industry leading high performance, low power offerings

ShareLink Copied

Bringing PAM4 to PCIe

Pushing the Envelope with PCIe 6.0

ShareLink Copied

Multi-Protocol PHY IP

32/25Gbps Multi-Link and Multi-Protocol PHY IP for TSMC 7nm FinFET

ShareLink Copied

Cadence PCIe 5.0 Sub-system Silicon Demo

See the IP industry’s first full 8-lane PCIe 5.0 sub-system solution on a single chip.

ShareLink Copied

Controller IP for CXL

Compliant with CXL 2.0 and 1.1 Superscalar design for high throughput and low latency

ShareLink Copied

What's New

Introducing Cadence IP for PCIe 6.0

PCIe 6.0 doubles the I/O bandwidth with PAM4 signal modulation and new protocol updates. Learn how Cadence IP addresses these technology challenges.

Cadence Announces New Low-Power IP for PCI Express 5.0 Specification on TSMC N5 Process

Long-reach, high-performance PCIe 5.0 IP with ultra-low power consumption targets hyperscale computing, networking and storage applications.

Read News Release

Taking the Wraps Off: Cadence IP Subsystem for PCIe 5.0

Our insatiable thirst for data drives the need for high-bandwidth interfaces.Learn how Cadence innovates in IP.