ICパッケージ設計／解析

Key Benefits

チップ／パッケージ協調設計

より高速、低価格なパッケージの開発をサポート

マルチチップ、チップレット設計

マルチチップ、チップレットのヘテロジニアス統合設計をサポート

包括的な設計

FOWLP（fan-out wafer-level package）に対応する解析・検証環境

リファレンスフロー

主要ファウンドリおよびOSAT（Outsourced Semiconductor Assembly and Test）ベンダーの最先端パッケージに対応

製品カテゴリー

ICパッケージ設計

強力なフィジカル・パーケージ・インプリメンテーション

クロス・プラットフォーム協調設計／解析

Virtuoso®およびInnovus™を統合したIC設計フロー

マルチチップ／チップレット設計

フロントエンド設計からバックエンド設計まで設計全体をカバーする完全なフロー

SI/PI解析

最先端のSI/PI解析統合解析ツールにより、デザインのパフォーマンス改善を確認

SI/PI解析ポイントツール

サインオフレベル精度のSI (Signal Integrity)解析をサポートするツール

ソリューション

Cross-Platform

IC、パッケージ、PCBのデータを統一し、信号とバンプ/ボール割り当ておよびコネクティビティ/配線シナリオを容易に導き評価が可能

3D-IC設計ソリューション

電力削減、パフォーマンス向上、小さなフォームファクタに最大限の機能を搭載

InFO Packaging Technology

InFOデザインと検証のサイクルを短縮

Cross-Platform/Cross-Domain Multi-Chip(let)

IC、パッケージ、PCBのデータを統一して、信号とバンプ/ボール割り当てとコネクティビティ/配線シナリオを簡単に導き、評価が可能

Resources

white paper

Save Time and Minimize Errors by Automating Co-Design and Co-Analysis of Chips, PCBs, and Packages

Video

Corning Provides Reliable Optical Solution to the World Using Sigrity Technology

White Paper

Chiplets and Heterogeneous Packaging Are Changing System Design and Analysis

Webinr

Next-Generation System Analysis – DDR5

News ReleasesVIEW ALL

ケイデンス、National Instrumentsの傘下AWR Corporationを買収、5GなどRF通信に向けたシステム開発の革新を加速 12/03/2019

Cadence to Acquire AWR Corporation from National Instruments to Accelerate System Innovation for 5G RF Communications 12/02/2019

Cadence Presented with Four 2019 TSMC Partner of the Year Awards 10/30/2019

Cadence 3D-IC Advanced Packaging Integration Flow Certified by Samsung Foundry for its 7LPP Process Technology 10/17/2019

ケイデンスのカスタム/AMSフロー、 Samsungの28nm FD-SOIプロセス技術向けに認証取得 05/14/2019