Genus Synthesis Solution

Cadence^® Genus^™ Synthesis Solutionの最終目標は非常にシンプルです：register-transfer-level (RTL) 設計時に最高の生産性を実現し最終インプリメンテーションにおいて最高のQoR (quality of results) をもたらすことです。

Genus Synthesis Solutionを使用することにより、合成のTATを最短で1/5まで短縮し1,000万インスタンスを超える超大規模回路にもリニアに対応可能な、新しく組み込まれた大規模分散型並列処理アーキテクチャーの恩恵を受けることができます。さらにGenusに新しく導入されたフィジカル情報を考慮したコンテキスト生成機能により、ユニットレベル合成とチップレベル合成のイタレーションを半分以下に削減します。この強力な組み合わせにより、RTL設計の生産性を最大で10倍向上することができます。また、新しく搭載したグローバルかつ複合の解析機能を持ったアーキテクチャー・レベルのPPA最適化エンジンにより、パフォーマンスに影響を与えず、データパスエリアを最大で20％縮小可能です。

Genus synthesis solutionは、Innovus^™ Implementation System とCadence Tempus^™ Timing Signoff Solutionと新しい共通のユーザーインターフェイスを搭載していますので、ケイデンスのデジタルフローの構築を効率化することができ、ユーザーのトレーニングも簡単となります。新しいユーザーインターフェイスには、1つの環境に統合したデータベースアクセス、MMMCタイミングコンフィグレーションおよびレポート、低消費電力デザインの初期設定といった機能が含まれます。