マルチチップレット設計の再構築

Cadence® Integrity™3D-IC プラットフォームは、複数のチップレットを設計するための、大規模に対応したインプリ設計・解析プラットフォームです。ケイデンスの代表的なデジタル・インプリメンテーション・ソリューションであるInnovus™Implementation Systemのインフラ上に構築されたこのプラットフォームにより、システム・レベルの設計者は、様々なパッケージ・スタイル(2.5Dまたは3D)に対応したあらゆるタイプのスタックド・ダイ・システムの計画、インプリ、解析を行うことができます。Integrity 3D-ICは、ケイデンスのVirtuoso® およびAllegro® のアナログおよびパッケージ・インプリメンテーション環境との協調設計を含むシステム解析を可能にする、業界初のシステムおよびSoCレベルの統合ソリューションです。

予測を可能にするマルチチップレットデザインクロージャーへの迅速な移行が可能

生産性

エンジニアが統一された環境で複数のチップレットを同時に計画・構築できるマルチテクノロジー・データベース

デザインの堅牢性

信頼性を確保するための統合された電気熱および物理的チェック

システムドリブンPPA

システムレベルの解析結果を早期にフィードバックし、チップレベルの電力、性能、面積を改善

快適な操作環境

単一のプランニングコックピットと階層化されたデータベースにより、インタラクティブなフロー管理と結果分析が可能

業界初の統合型3D-ICプラットフォーム

Integrity 3D-IC Graphic Diagram

サポートされている先進パッケージング・コンフィグレーション

  • ファンアウトを内蔵したFOWLP(ファンアウト・ウェハ・レベル・パッケージ)
  • RDLとシリコンインターポーザー(2.5D)
  • ウェハ・オン・ウェハ、チップ・オン・ウェハ
  • フル3Dスタッキング

デジタル、ミックスシグナルSoC、および3Dスタック全体の3D-ICプランニング、インプリメンテーション、およびアナリシスの要件への対応

  • 完全な3Dプランニングシステム:あらゆるタイプの3D デザインの3D-IC積層プランニングシステムをサポートし、3D-ICデザインの管理、インプリメンテーションが容易に実行可能
  • Innovus Implementation Systemとのシームレスな統合:スクリプトベースでCadence Innovus™ Implementation System と直接統合することが可能で、3Dダイのパーティション、最適化、タイミングフローにより大規模デジタルデザインに対して使い勝手の良い環境を提供
  • システムレベル解析機能を統合:·設計の早期に熱およびクロスダイSTA解析を通じてシステム全体でのPPA最適化に関するシステムレベルフィードバックが可能となり、ロバストな3D-IC設計を実現
  • 共通コックピット、データベース:SoCおよびパッケージ設計チームが協調してシステム全体を同時に最適化することで、システムレベルのフィードバックを効果的に取り入れることが可能
  • Native 3D:3D mixed placer技術を用いて、2Dデザインを3Dの多層デザインに独自に分割することが可能
  • アナログおよびパッケージング・プラットフォームとの協調設計:階層データベースを介してケイデンスのアナログ設計環境およびパッケージ設計環境から他のシステム設計環境に設計データをシームレスに移行することが可能で、迅速なデザインクロージャーが可能となり設計生産性が向上
  • 使い勝手の良いインターフェース:設計フローマネージャーを含む強力なユーザーコックピットを包含し、システムレベルに対応する3Dシステム解析フローをインタラクティブに実行する統合環境を提供

システム主導のPPA、設計の複雑さの軽減、市場投入までの時間の短縮を実現