Innovus Implementation System

Cadence^® Innovus^™ Implementation Systemは、難易度の高いデザインや最新のFinFET 16nm, 14nm, 7nm, 5nmプロセスにも最適化されており、設計に際して、立ち上げ期間を短縮し、早期に開始することができます。配置、配線、最適化、クロックツリー生成における独自の新機能をはじめ、Innovus Implementation Systemは、デザインフロー全体の上流から下流までの各ステップの状況を考慮した新しいアーキテクチャーを搭載しています。このアーキテクチャーを用いることにより、設計イタレーションが最小化されるため、実行時間が短縮され、高品質な製品をより早く市場に投入することができます。Innovus Implementation Systemを使用することにより、統合化、差別化されたシステムを少ないリスクで構築することが可能です。

Innovus Implementation Systemには様々な重要な機能があります。CPU分散、マシン間分散に対応した、大規模分散並列処理アーキテクチャーにより、大規模設計を効率的に進める事が可能です。マルチコア・ワークステーション上でマルチスレッディング、ネットワーク・コンピューター上でディストリビューテッド・プロセッシングを活用することができます。

実績のあるNanoRoute^™ エンジンをベースに、トラックを考慮したタイミングの最適化を特長とする次世代のスラック、パワードリブン配線により、設計早期よりシグナル・インテグリティを考慮し、実配線後との相関性を改善します。Innovus Implementation Systemは、全体のフローを通じて、電気的、物理的な最適化の同時処理を可能とする様々な技術を有しています。また、論理合成からフィジカル・インプリメンテーション、サインオフに至るフロー全体でカスタマイズ可能な共通のユーザーインターフェイス（UI）を搭載しています。その結果、強固なレポート機能及び可視化するにより、設計の効率と生産性が向上します。

セル数および設計の複雑度が増すことによってブロックサイズが大きくなるとともに、フロアプランにおいて配置するマクロブロックの数が爆発的に増えています。 Innovus Implementation Systemは、マクロブロックとスタンダードセルの同時配置を提供します。これにより、マクロブロックの配置位置を自動的に生成し、最適なフロアプランを作成する時間を数日から数時間に短縮できます。

マシンラーニング・コンピューターサイエンスの最新の進歩は、デジタルインプリメンテーションフローの進化にも大きな影響を与えています。Innovus Implementation Systemにはマシンラーニング技術が組み込まれており、最も困難で高性能なブロックの設計において最高クラスのPPAを提供します。設計者は、マシンラーニング・トレーニングを思いのままに制御する事で、特定の設計要件に合わせたカスタマイズを行うことができます。

ケイデンスのGenus^™ Synthesis SolutionはInnovus Implementation Systemと緊密に統合されており、RTL合成から実装までシームレスな設計を可能にします。Genuの物理を考慮した論理合成においてGigaPlace^™ やGigaOpt^™ エンジンなど配置および最適化テクノロジーを共用することにより、先端ノード設計の収束に大きなメリットをもたらします。

最新のFinFETプロセスノードにおいて供給電圧が低下するにつれて、IRおよびEMの制約がますます深刻な問題になります。Innovus Implementation systemには、包括的にパワーインテグリティを考慮した配置、最適化、クロックツリー、および配線機能が含まれており、最終PPAに影響を与えることなく、インプリメンテーション実行中にIRおよびEM違反に対処します。

Innovus Implementation Systemは、ケイデンスのサインオフ・ツールであるTempus^™ Timing Signoff Solution, Quantus^™ Extraction Solution, Voltus^™ IC Power Integrity Solutionを統合しています。この統合により、フィジカル・インプリメンテーションの早期にRC、タイミング、シグナル・インテグリティ、パワーインテグリティの課題を正確にモデル化することができますので、これらの電気的な指標において、より迅速に収束を達成し、より効率的なデザイン・クロージャーを実現します。