Cadence® Cerebrus™ Intelligent Chip Explorerは、マシンラーニングを活用した、チップ設計フローの最適化を自動化する画期的なアプローチです。ブロック設計エンジニアが目標値を指定するだけで、Cerebrusは完全に自動化された方法で、これらのパワー、パフォーマンス、エリア（PPA）の目標を満たすように、ケイデンスのデジタルフルフローをインテリジェントに最適化します。Cerebrusを採用することで、エンジニアは複数のブロックのフローを同時に最適化することが可能になります。これは、今日のますます強力な電子システムに必要とされる大規模で複雑なシステムオンチップ（SoC）設計には特に重要なことです。さらに、Cerebrusのフルフロー強化学習技術により、エンジニアリングチームの生産性が大幅に向上します。
-
マシンラーニングによって自動化されたケイデンス・デジタル・フルフローの最適化により、手動による反復的なアプローチよりも迅速に優れたPPAを実現 - 最適化されたCerebrusのマシンラーニングモデルは、新しいプロジェクトの出発点となり、トレーニングの労力を大幅に削減します。
- Cerebrusでは、各設計者が複数のブロックのフローを同時に簡単に最適化できるため、エンジニアリングの生産性が向上します。
- 大規模分散コンピューティングにより、オンプレミスやクラウドのリソースを利用したスケーラブルなCerebrusソリューションを提供
- 洗練されたCerebrusデザイナーズコックピットでは、インタラクティブな結果分析とランマネージメントが可能です。
