大規模で複雑なチップで設計収束を迅速に達成するには、従来の厳格な階層化設計フローが提供してきたものを超える容量と精度、および自動化が必要です。ケイデンスが提供する階層化設計とフロアプラン技術は、イタレーションの削減とTAT (Turnaround Time)の大幅な短縮を実現します。タイミングエンジンと抽出エンジンが統合フローに融合し、設計クロージャと収束の予測可能性が向上します。
Innovus Implementation System
業界をリードする組み込みプロセッサや16nm、14nm、10nmプロセス向けに最適化された
Innovus Implementation Systemにより、より迅速な立ち上げを行うことにより設計の早期開始を実現できます。Cadence Innovus™ Implementation Systemは、配置、最適化、配線、クロッキングの独自の新機能を備え、設計の上流および下流のステップと効果を考慮したアーキテクチャを備えています。このアーキテクチャにより設計のイタレーションが最小限化され、市場投入への時間短縮を実現します。Innovus Implementation Systemを使用することにより、統合され差別化されたシステムを少ないリスクで構築できるようになります。
First Encounter Design Exploration and Prototyping
設計の初期段階において、下流の物理的/電気的な影響を正確に捕捉するために迅速なフルチップ仮想プロトタイピングを可能にします。GigaFlex抽象化テクノロジーと組み合わせた独自のパーティショニング機能とタイミング・バジェッティング機能により、超大規模、高性能デザインのための階層的な実装を簡単かつ迅速に行う環境を提供します。