Voltus IC Power Integrity Solution

Cadence^® Voltus^™ IC Power Integrity Solution は、スタンドアロンでクラウドに対応したフルチップ、セルレベルのパワーサインオフツールで、パワーデリバリネットワーク（PDN）やチップのパワーグリッド上で、正確で高速、かつ大容量の解析・最適化技術を提供します。Voltusツールは、パワーグリッド強度の理解を深め、ICチップの消費電力、IRドロップ、エレクトロマイグレーション（EM）の制約や違反（EM-IR）をデバッグ、検証、修正することで、設計者にとって特に価値のあるものです。ツールの典型的な使用方法としては、以下のようなものが考えられますが、これらに限定されるものではありません。

• インスタンスベースの実効抵抗（Ref）や最小抵抗経路の抵抗（Rlrp）解析など、フルチップの抵抗ネットワークの解析
• リーク電力、内部電力、スイッチング電力を含む消費電力の計算と分析
• フルチップシグナルEM（SEM）を含むEMおよびIRドロップの解析と最適化
• チップからパッケージ、PCBに至るまでのデザインクロージャーにおける電力の影響を分析
• ESD保護回路の解析と最適化
• 自己発熱効果(SHE)や統計的EMバジェット(SEB)/フェイルインタイム(FIT)計算などの高度なFinFET機能の解析

大容量・高性能を実現する超並列実行

Voltusのソリューションの核となるのは、超並列実行アルゴリズムです。このアルゴリズムは、プライベートクラウドやパブリッククラウド環境において、1台のマシン上でマルチスレッドで実行することも、複数のマシンに分散して実行することもできます。インスタンスの電力計算、グリッドネットワークの寄生素子の抽出、GUIの表示などだけでなく、より重要なこととして、高度に結合されたグリッドネットワークのシミュレーションにおける行列の解法など、パワーサインオフの実行のすべての主要なステップに並列実行が適用されています。SPICEのような行列形成での独自のcorrect-by-constructionにより、Voltus distributed-processing（Voltus-DP）ソリューションが保証されています。

• 割り当てられたマシンの数に関わらず、一貫した正確な結果を得ることができる
• CPU/マシンの数が増えても、パフォーマンス、メモリーフットプリント、容量がほぼ直線的に拡張可能

高度なRF回路解析と設計技術

今日の設計要件を満たすために、Voltusソリューションは、様々な種類の電力網シミュレーション手法やフローをサポートしています。

• 静的解析と動的解析
• 状態プロパゲーションアルゴリズムを含むベクトルレス解析
• ゲート/RTLレベルのVCD/FSDB、テストスキャンモードなどのベクトルベースの解析。
• 物理を考慮した電力密度（ホットスポット）のベクトルプロファイリング
• ゲート/RTLベクターとベクターレスの組み合わせでのハイブリッド、ミックスモード解析
• Cadence Palladium^® (PHY) および Xcelium^™ (SHM)プラットフォームへのダイレクトベクターリンク。

迅速なデザインクロージャーと高品質なデザインを実現するケイデンス・デジタル「フルフロー」

スタンドアロンのパワーサインオフツールとしても有益ですが、Voltus IC Power Integrity Solutionは、Cadence Innovus ^™ Implementation SystemやCadence Tempus ^™ Timing Signoff Solutionなどの他の主要製品と高度に統合された「フルフロー」環境で使用することで、さらに大幅な生産性の向上を実現し、業界最速のデザインクロージャー技術を提供します。このような統合により、P&R のインプリメンテーション、タイミング、および IR ドロップ解析の相互作用が可能になり、潜在的なパワーサインオフの問題を設計のインプリメンテーション段階にまで引き上げることができます。これにより、早期の防止、修正、最適化が可能となり、サインオフ段階での困難でコストのかかる設計修正や変更を回避することができます。そんな人気のある機能は以下の通りです。

• フロアプランの段階で、不完全なP&Rデザインに対するアーリーレール分析（ERA）を実施。
• IRドロップを意識した配置主導型ホットスポット固定
• Tempus ECOによるタイミングを考慮したIRドロップのホットスポット修正
• 信号のEM違反の識別と修正
• メタルトリミングやパワーゲートスイッチのトリミングなど、パワーグリッドの最適化
• IRドロップを意識したTempus STAによるクロックジッター解析
• 電気的なDFM解析と最適化
• 突入電流やターンオン時間など、パワーゲートのスイッチング解析

アナログミックスシグナルSoC設計のための包括的なパワーサインオフソリューション

ケイデンスの Voltus-Fi Custom Power Integrity Solution（ファウンドリー認定のSPICEレベルの精度とパワーグリッドのマクロモデリングを提供するトランジスタレベルのEMIRツール）と併用することで、このプラットフォームは、アナログミックスシグナル設計におけるICのパワーサインオフと設計全体のクロージングを加速します。

• ケイデンスのVirtuoso^® プラットフォームに、寄生素子抽出のためのQuantus^™ 抽出ソリューションと、EM-IRシミュレーションのためのSpectre^® を統合したソリューションです。
• PGV（Power-grid-view）マクロモデリングにより、Voltusソリューションでトランジスタブロック/IPを解析し、フルチップのパワーサインオフを実現

チップ・パッケージ・ボードの共同分析

Cadence Sigrity^™ テクノロジーと併用することで、Voltus-Sigrity Package Analysis (Voltus-Sigrity PA)は、チップ-パッケージ-PCBシステム上のパワーグリッドネットワークの正確な共同解析を可能にします。

• Sigrity XtractIM^™ ツールによるチップパワーサインオフ用のパッケージモデルと、Sigrity PowerDC^™ ツールによるパッケージパワーサインオフ用のVoltusソリューションによるダイモデル。
• PowerDCツールによる熱分布解析のためのVoltusソリューションによるチップ上の電力分布