Voltus IC Power Integrity Solution

ケイデンスの^® Voltus™ IC Power Integrity Solution はフルチップ、セル・レベルのサインオフ・ツールで、高精度、高速、大規模に対応した解析と最適化技術を実現します。Voltus ソリューションは設計者がICチップの消費電力、IRドロップ、エレクトロ・マイグレーションの制約と違反をデバッグ解析、検証そして修正を行うのに特別な価値があります。このツールでは：

• 消費電力を計算、解析
• EM and IR-drop (EMIR)の解析と最適化
• チップからパーケージ、PCBまでのデザイン収束におけるパワーの影響の解析

Voltusソリューションはマルチ・スレッドまたはディストリビュート・プロセッシングにより可能な大規模分散並列処理のような画期的な技術を持っており、物理を考慮したパワー・グリッド解析および最適化が可能です。スタンドアロンのパワー・サインオフとしても有益ですが、業界標準の高速なデザイン・クロージャー技術を持つケイデンスのInnovus™  Implementation Systemを含む他の鍵となる　ケイデンス製品との高度な統合により、より有意な生産性の向上をもたらします。ファウンドリーに認証されたSPICEレベルの精度を持つトランジスタ・レベルのエレクトロ・マイグレーションとIRドロップ(EMIR)を検証するケイデンスの Voltus-Fi Custom Power Integrity Solutionを同時に使うことにより、ICパワー・サインオフとデザイン・クロージャーを加速します。

主要なファウンドリーやIPプロバイダよりサポートされている Voltus IC Power Integrity Solution は、16nm/10nm/7nm FinFETや28nm/22nm FDSOI のようなAdvanced Nodeプロセスにおいても検証、認証がされており、 3D-IC技術等のリファレンス・デザイン・フローにも含まれています。

高度なアルゴリズムと大規模分散並列処理を行うパワー・インテグリティ解析エンジンの開発によるソリューションは：

• SPICEレベルのマトリックス・ソルバー、高精度なサインオフ品質パワー・グリッドRC抽出と高精度なインスタンス・パワー・ディストリビューションの高度なアルゴリズムを介して、サインオフ精度のパワー・サインオフを実現します
• 階層構造をもった十億インスタンスのデザインをサポートします
• 物理を考慮したパワー・インテグリティ最適化による物理インプリメンテーション品質を向上させます
• フロア・プランニングとパワー・プランニング時のアーリー・レール解析を提供し適切なパワー・グリッド・デザイン構造の実現とインプリメンテーションとサインオフの相関リスクを無くします
• 自動的なデカップリング・キャパシタンスの解析と最適化、および自動的なパワー・ゲーティイングの解析と最適化を提供します