デジタル設計／サインオフ

Arm, Cadence and Xilinx Introduce First Arm Neoverse System Development Platform for Next-Generation Cloud-to-Edge Infrastructure, Implemented on TSMC 7nm Process Technology

Cadence CMP Process Optimizerにより東芝メモリ株式会社が先端3Dフラッシュメモリデバイスの提供を加速

Cadence CMP Process Optimizer Enables Toshiba Memory Corporation to Accelerate Delivery of Advanced 3D Flash Memory Devices

ケイデンス、クラウドからエッジまでコンピューティングインフラ市場を前進させる Armの新しいNeoverse N1プラットフォーム向けにEDAツールおよびIPを最適化

グローバルファウンドリーズ、プライマリEDAツールベンダーとしてケイデンスを採用

Cadence Selected as Primary EDA Tool Vendor by GLOBALFOUNDRIES

MaxLinear、ケイデンスのタイミングサインオフツール群により、16FFプロセス上で業界初となる400Gbps PAM4 SoCを実現

Cadence Delivers Advanced Packaging Reference Flow for Samsung Foundry Customers

Cadence Delivers Support for TSMC InFO_MS Advanced Packaging Technologies

ケイデンスのデジタル設計フルフローがGLOBALFOUNDRIES 22FDXで認証取得

ケイデンス、大規模並列処理機能に対応するVoltus-XP Technologyを発表、先端テクノロジーのパワーサインオフを最大で5倍加速、対応回路規模を拡大

Cadence Introduces Voltus-XP Technology with Extensive Parallelism, Up to 5X Acceleration, and Increased Capacity for Power Signoff at Advanced Nodes

ケイデンスのデジタル設計フルフロー、サインオフ、およびシステム機能検証製品群、7nm Arm Cortex-A76 CPUデザインに最適な結果を提供

Cadence Full-Flow Digital and Signoff Tools and Verification Suite Provide Optimal Results for 7nm Arm Cortex-A76 CPU Designs

ケイデンスのデジタルフルフローおよびサインオフツール、Samsungの8LPPプロセス技術で認証取得

Cadence Full-Flow Digital and Signoff Tools Certified on Samsung’s 8LPP Process Technology

Realtek、ケイデンスInnovus Implementation SystemによりDTV向けの新しいSoCソリューションの開発を加速

ケイデンス、TSMCの新しいWoW先進パッケージング技術に対応

ケイデンス、TSMCと協業、5nmおよび7nm+で開発されるモバイル、HPC設計の技術革新を加速

Cadence Innovus Implementation System Speeds Development of New Realtek DTV SoC Solution

Cadence Collaborates with TSMC to Advance 5nm and 7nm+ Mobile and HPC Design Innovation

Cadence Supports New TSMC WoW Advanced Packaging Technology

Imecとケイデンスが業界初の3nmテストチップをテープアウト

Imec and Cadence Tape Out Industry's First 3nm Test Chip

ソシオネクスト、ケイデンスのJoules RTLパワー解析ソリューションを使用し、4K/60p HEVC対応低消費電力コーデックLSIの開発を加速

Cadence Joules RTL Power Solution Enables Socionext to Accelerate Low-Power HEVC 4K/60p Video Codec Chip Development

ケイデンスのデジタル設計およびサインオフフローが GLOBALFOUNDRIES 22FDX™ プロセス技術向けに基板バイアス補間をサポート

ケイデンス、自動車機能安全規格ISO 26262認証機関TÜV SÜDより業界初めて包括的な「TCL1適格」認定を取得

Cadence Achieves TÜV SÜD’s First Comprehensive “Fit for Purpose - TCL1” Certification in Support of Automotive ISO 26262 Standard

ケイデンスのGenus Synthesis Solutionが、富士ゼロックスのプリンター複合機向けSoC設計開発を強化

Cadence Genus Synthesis Solution Enables Fuji Xerox to Improve Multi-Functional Printer SoCs Design Development

ケイデンスのDFMサインオフソリューション、Samsungの28nm FD-SOI/14nm/10nmプロセステクノロジーで認証取得

ケイデンスのデジタルフルフローおよびサインオフツール、カスタム/アナログツールがIntel 22FFLプロセステクノロジーで認証を取得、利用可能に

Cadence Full-Flow Digital and Signoff Tools and Custom/Analog Tools Certified and Enabled for Intel 22FFL Process Technology

ケイデンス、TSMC InFOおよびCoWoS® 3Dパッケージング技術向けに設計および解析フローの拡張機能を提供

ケイデンス、次世代等価性検証ソリューションConformal Smart Logic Equivalence Checkerを発表

Cadence Introduces the Conformal Smart Logic Equivalence Checker

Cadence Delivers Design and Analysis Flow Enhancements for TSMC InFO and CoWoS® 3D Packaging Technologies

ケイデンス、TSMCと協業、7nm FinFET Plus設計の技術革新を加速

ケイデンスツールおよびフローがTSMCの12FFCプロセス向けに認証を取得

Xilinx、Arm、ケイデンス、TSMC、7nmプロセステクノロジーで世界初のCCIXシリコンテストチップを発表

Xilinx, Arm, Cadence, and TSMC Announce World’s First CCIX Silicon Demonstration Vehicle in 7nm Process Technology

Cadence Tools and Flows Achieve Production-Ready Certification for TSMC’s 12FFC Process

Cadence Collaborates with TSMC to Advance 7nm FinFET Plus Design Innovation

ケイデンスのデジタル設計、サインオフおよびシステム機能検証ソフトウェア各製品群がArm Cortex-A75 CPU、Cortex-A55 CPU、Arm Mali-G72 GPUに対応

東芝、ケイデンスGenus Synthesis Solutionを使用しASICのテープアウトに成功、論理合成の実行時間が1/2に短縮

Cadence Genus Synthesis Solution Enables Toshiba to Complete a Successful ASIC Tapeout with a 2X Logic Synthesis Runtime Improvement

ケイデンスのカスタム/アナログ、フルフローデジタルおよびサインオフツールGLOBALFOUNDRIESの7LPプロセスノードで利用可能に

Cadence Custom/Analog and Full-Flow Digital and Signoff Tools Enabled for GLOBALFOUNDRIES 7LP Process Node

ケイデンスのカスタム/アナログ、デジタルおよびサインオフツール、Samsungの28FDSプロセス技術で認証取得

ケイデンスのデジタル、サインオフ、およびカスタム/アナログツール、Samsungの7LPPおよび8LPPプロセス技術で利用可能に

Cadence Custom/Analog, Digital and Signoff Tools Achieve Certification on Samsung 28FDS Process Technology

Cadence Digital, Signoff and Custom/Analog Tools Enabled on Samsung’s 7LPP and 8LPP Process Technologies

ケイデンス、大規模分散フィジカルサインオフ・ソリューションPegasus Verification Systemを発表

Cadence Launches the Pegasus Verification System, a Massively Parallel Physical Signoff Solution

Juniper Networks社、ケイデンスのVoltus ICパワーインテグリティソリューションを採用し、当社最大規模のネットワーク向けSoCの初版シリコン動作を達成

Cadence Voltus IC Power Integrity Solution Enables Juniper Networks to Achieve First-Pass Silicon Success for its Largest Networking SoC

ケイデンス、TSMCと協業、新しい12FFCプロセステクノロジーを使用して技術革新を推進

ケイデンス、TSMC 7nmプロセステクノロジー向けに認証を取得

ケイデンス、TSMC InFOテクノロジープロセス向け統合設計・検証フローの機能を拡張

AltaSens、ミックスシグナルイメージセンサーの設計にケイデンスModus Test Solutionを採用

AltaSens Adopts Cadence Modus Test Solution for Mixed-Signal Image Sensor Designs

ケイデンスのModusテストソリューションがARM MBISTインターフェースを用いた高い安全性を備えたSoCの設計に対応

Cadence Modus Test Solution Enables Support for Safety-Critical SoC Designs Using ARM MBIST Interface

ケイデンス、自動車機能安全規格ISO 26262に対応する業界初の包括的なTCL1ドキュメントを提供

Cadence Delivers Industry’s First Comprehensive TCL1 Documentation to Support Automotive ISO 26262 Standard

ケイデンス、ARMの新しいプロセッサーCortex-M23、Cortex-M33の早期実装およびサインオフを実現

Cadence Enables Accelerated Implementation and Signoff of New ARM Cortex-M23 and Cortex-M33 Processors

ケイデンスのデジタル設計およびサインオフツールベースのリファレンスフローがSamsung 10nm プロセスで認証取得

Cadence Reference Flow with Digital and Signoff Tools Certified on Samsung’s 10nm Process Technology

ケイデンス、TSMCのInFOパッケージング技術向けにシステム設計の統合ソリューションを発表

ケイデンスとTSMC、モバイルおよびHPCプラットフォーム向けに7nm FinFET設計を強化

Cadence Delivers Integrated System Design Solution for TSMC InFO Packaging Technology

ケイデンス、ARM Cortex-R52 CPUの早期実装およびサインオフを実現するRapid Adoption Kitを提供

Cadence Delivers Rapid Adoption Kit for Fast Implementation and Signoff of New ARM Cortex-R52 CPU

インテル・カスタム・ファウンドリー、10nmトライゲートプロセス向けにケイデンスのインプリメンテーションおよびサインオフ・ツールを認証

Intel Custom Foundry Certifies Cadence Implementation and Signoff Tools for 10nm Tri-Gate Process

ケイデンスとSMIC、低消費電力28nmデジタル設計リファレンスフローの提供で協業

Cadence and SMIC Collaborate on Delivery of Low-Power 28nm Digital Design Reference Flow

ケイデンス、ARMとの協業を拡充し、設計工程全体をカバーする業界初のHosted Design SolutionによりカスタムSoC及びIoTシステム設計を加速

STマイクロエレクトロニクス、SmartPowerテクノロジー向けにケイデンスの次世代Virtuosoプラットフォームを導入

ケイデンス、ARMのCoretex-A73 CPUおよびMali-G71 GPUコア向け10nmリファレンスフローのRAK（Rapid Adoption Kits）を提供

Cadence Delivers Rapid Adoption Kits Based on a 10nm Reference Flow for New ARM Cortex-A73 CPU and ARM Mali-G71 GPU

Cypress、40nm オートモーティブ設計にケイデンスのデジタインプリメンテーションおよび回路シミュレーションツールを採用

Cypress Adopts Cadence Digital Implementation and Circuit Simulation Tools for 40nm Automotive Designs

Tezzaron Cuts Design Time in Half with Cadence Full-Flow Digital RTL-to-Signoff Solution

東芝、モバイル向けメモリコントローラ設計に、ケイデンスのInnovus Implementation Systemを適用

Toshiba Adopts Cadence Innovus Implementation System for Production Mobile Memory Controller Design

UMC Qualifies Cadence Virtuoso LDE Analyzer for its 28HPC Process

ケイデンスのデジタルおよびサインオフツールがSamsungの14LPPプロセスで認証取得

Cadence Digital and Signoff Tools Certified on Samsung Foundry's 14LPP Process

モバイル向けアンテナ製品ベンダーのEthertronics社がケイデンスのConformal ECO Designerを使用し、設計期間を50％、マスクコストを60%以上削減

Ethertronics Reduces Design Schedule by Half and Achieves More than 60 Percent Mask Cost Savings Using Cadence Conformal ECO Designer

ケイデンスの設計ツールがTSMC 7nm設計及び10nm 製品開発向けに認証を取得

ケイデンスとTSMC、InFO技術向けの統合設計フローにおいて協業を拡充

ケイデンス、最先端のWL-CSPのファンアウトに対応したIC パッケージ設計および解析ソリューションの販売を開始

Cadence and TSMC Expand Collaboration Efforts on Integrated Design Flow for InFO Technology

Cadence Design Tools Certified for TSMC 7nm Design Starts and 10nm Production

Silicon Labs社、ケイデンスのミックスシグナル向け低消費電力フローを使用して設計期間を大幅に削減

Silicon Labs Significantly Reduces Design Time Using the Cadence Mixed-Signal Low-Power Flow

Samsung、ケイデンスのInnovus Implementation Systemを10nm FinFETプロセス向けに認定

Cadence Innovus Implementation System Qualified on Samsung 10nm FinFET Process

ケイデンスの新製品Modus Test Solution、SoCのテスト時間を最短で1/3に短縮

ケイデンス、イマジネーションテクノロジーズのPowerVR Series7 GPU向けに、完結したデジタルおよびサインオフ・リファレンス・フローを発表

New Cadence Modus Test Solution Delivers Up to 3X Reduction in SoC Test Time

Cadence Announces Complete Digital and Signoff Reference Flow for Imagination Technologies' PowerVR Series7 GPUs

Kandou Uses Cadence Analog/Mixed-Signal Timing and Power Signoff Tools to Deliver High-Speed SerDes PHY IP Design on 28nm Process

HiSilicon、実製品向けDSP設計で、ケイデンスのInnovus Implementation Systemを採用

HiSilicon Adopts Cadence Innovus Implementation System for Production DSP Designs

ケイデンスのTempus Timing Signoff Solution、製品発表後2年で200件を上回るテープアウトを達成

Cadence Tempus Timing Signoff Solution Surpasses 200 Tapeout Milestone Within Two Years of Product Inception

ケイデンスのデジタルおよびサインオフのツールがGLOBALFOUNDRIES22FDXプラットフォームリファレンスフローで利用可能に

Cadence Digital and Signoff Tools Enabled for GLOBALFOUNDRIES 22FDX Platform Reference Flow

Phison Electronics Improves Time to Market by 40 Percent with Cadence Voltus-Fi Custom Power Integrity Solution

imecとケイデンスが初の5nmテストチップをテープアウト

Imec and Cadence Complete Tapeout of First 5nm Test Chip

TSMC、10nm FinFETプロセスにおいてケイデンスのInnovus Implementation Systemを認証

ケイデンスのデジタル、カスタム/アナログ、サインオフのツールがTSMCの10nm FinFETプロセス向け認証を達成

Cadence Digital, Custom/Analog and Signoff Tools Achieve TSMC Certification for 10nm FinFET Process

ケイデンスの新しいJoules RTL Power Solution、タイムベースのパワー解析を20倍高速化サインオフレベルとの誤差15%以内の高精度を実現

New Cadence Joules RTL Power Solution Delivers 20X Faster Time-Based Power Analysis Within 15 Percent Accuracy to Signoff

アプライドマテリアルズとケイデンス、先端のCMPモデリングによる平坦化プロセス最適化のための共同開発プログラムで協業

Cadence and Applied Materials Collaborate on Joint Development Program to Optimize Planarization Process Through Advanced CMP Modeling

TSMCが、ケイデンスのInnovus Implementation Systemを16nm FinFET Plusプロセスで認証

ケイデンスのインプリメンテーションおよびサインオフ・ツールがインテルのカスタム・ファンドリー14nmプロセスで認証取得

ケイデンス、新しい合成ソリューションGenusを発表RTL設計の生産性を最大で10倍向上

イマジネーションテクノロジーズ、ケイデンスとの協業でGenus Synthesis Solutionを使用し、PowerVRグラフィックスコアの設計生産性を大幅に向上

Cadence Implementation and Signoff Tools Certified on Intel Custom Foundry 14nm Process

ケイデンスのデジタルおよびカスタム/アナログ・ツール群が10nmFinFET早期設計開始用にTSMCの認証を達成

ジュニパーネットワークス、ケイデンスのInnovus Implementation Systemにより、スループットと性能で劇的な優位性を確立

マックスリニア、ケイデンスのInnovus Implementation Systemを使用し、大幅なTATの短縮とチップ面積の削減を達成

Spreadtrum、ケイデンスのInnovus Implementation Systemを使用し、設計生産性を向上

フリースケール、ケイデンスのInnovus Implementation SystemでSoCのインプリメンテーションを7倍高速化

Cadence Introduces Innovus Implementation System, Delivering Best-in-Class Results with Up to 10X Reduction in Turnaround Time

Freescale Speeds SoC Implementation Time by 7X with Cadence Innovus Implementation System

Juniper Networks Gains Dramatic Throughput and Performance Advantages with Cadence Innovus Implementation System

MaxLinear Achieves Significant Area Savings and Turnaround Time Reduction Using Cadence Innovus Implementation System

Renesas Uses Cadence Innovus Implementation System to Improve Performance While Reducing Turnaround Time on an Advanced-Node Design

Spreadtrum Accelerates Design Productivity Using Cadence Innovus Implementation System

Brite Semiconductorが、ケイデンスのデジタル・インプリメンテーションおよびサインオフ・ツールの使用により、4種類のSoC設計でQoRの向上と市場投入時間の短縮に成功

ケイデンス、Stratus High-Level Synthesisプラットフォームを発表

Cadence Announces Stratus High-Level Synthesis Platform

富士通関西中部ネットテックと富士通マイクロソリューションズが、ケイデンスの高位合成ソリューションにより100Gトランスポートシステムの設計時間を40%短縮

Global Unichip Corporation、ケイデンスのEncounter Digital Implementation Systemを使用し、TSMCの16FF+プロセスでの同社最初の製品設計を完了

TSMC、16FF+プロセス向けにケイデンスのデジタルおよびカスタム/アナログツールを認証、両社は10nm FinFETでも協業

ケイデンス、Voltus-Fi Custom Power Integrity Solutionを発表、トランジスタ・レベルのパワー・サインオフ向けにファウンドリー認証済みのSPICEレベル精度を提供

Airoha Technologyが、ケイデンスのRTL合成およびテストのソリューションを採用し、Bluetooth無線通信チップの消費電力を15%、テストパターン数を10%削減

ルネサス、ケイデンスのQuickView Signoff Data Analysis Environmentの使用によりチップ・フィニッシングのTATを1/3に短縮

リコー、ケイデンスのQuantus QRC Extractionソリューションを使用してデザイン・クロージャーの寄生抽出時間を半分に短縮

ケイデンスのQuantus QRC Extraction Solution、TSMCの16nm FinFET向けに認定

TSMCの16nm FinFETプロセスで、ケイデンスのデジタルおよびカスタム/アナログ・ツールがV1.0のDRM認証を取得

ケイデンスとグローバルファウンドリーズ、28nm-SLPプロセスで初めてのARM Cortex-A12プロセッサ搭載テストチップをテープアウト

ケイデンス、ARMベースのシステム検証ソリューションを拡張、モバイル、ネットワーク、およびサーバ・アプリケーション向けに製品の市場投入期間を短縮

グローバルファウンドリーズ、65nmから14nm までのFinFETプロセス向けにCadence Physical Verification Systemを認定

デジタル設計／サインオフ

早期のデザインクロージャと予測性の向上を実現

電力、性能、面積、スケジュールの目標を達成