What's New in Virtuoso

システム設計の課題に対応する拡張Virtuosoプラットフォーム

ケイデンスは、Virtuoso^®のカスタムIC設計プラットフォームを大幅に改善し、電子システム設計、IC設計の生産性を向上させました。ほぼすべてのVirtuoso製品で行われた機能強化と機能拡張により、複雑なシステムを設計、実装、解析する堅牢な環境とエコシステムを提供します。

Virtuoso System Design Platform

新しいVirtuosoプラットフォームは、チップ、パッケージ、モジュール、基板の設計に対して包括的なソリューションを提供する受賞歴のあるVirtuoso System Design Platformをベースに、広範なツール、製品、ソリューションが統合されています。

さまざまなテクノロジーをサポートする新しいシステム設計環境上で、信頼性の高いVirtuoso設計アプリケーションの全機能を使えば、単一のプラットフォームでアナログ、ミックスシグナル、RF、フォトニクス製品など複雑なヘテロジニアス・システムをシームレスに設計、解析できます。

• Virtuoso System Design Platformでは、複数プロセスのデザインキットやテクノロジーを跨いで同時に設計できるようになり、ケイデンスのAllegro^® PCBテクノロジー、Allegro Package Designer、包括的なチップ/基板のツールセット向けのSigrity^™ 解析テクノロジポートフォリオとのシームレスな相互運用性を提供します。

詳しくは、 Virtuoso System Design Platform をご覧ください。

Virtuosoの先端ノード設計のサポート

新しいVirtuoso Platformは、22nmから5nmまでの革新的な先端ノードプロセス・メソドロジをサポートします。最先端のファウンドリ、エコシステム・パートナー、そしてお客様との協業で開発した先進テクノロジーにより、エンジニアは設計ターゲットの達成に集中できます。

• 回路設計および解析においては、特にFinFET設計を対象とした高度な統計アルゴリズムを活用して回路のばらつきを早期に発見することで、修正に必要な反復作業を約50%削減します。
• レイアウト設計においては、独自のマルチグリッド・システムにより、最新の7nmおよび5nmプロセスの複雑な設計ルールを抽出し、設計者は配置や配線テクノロジーをさらに活用することにより、レイアウト設計の生産性が大幅に向上します。高度なメソドロジに適用された技術的な改善によって、7nm製品設計のレイアウト作業を2/5未満に削減します。

詳しくは、 Custom/Analog Advanced-Node Solution をご覧ください。

Virtuosoの高度な設計メソドロジと自動化

新しいVirtuosoプラットフォームの強化により、アナログ設計とアナログ解析技術が改善されました。この結果、電気的特性ドリブン配線と配線の修正、リアルタイムな設計修正、革命的な設計プランニング技術を備えた新しい革新的なレイアウト環境により、生産性の50パーセント向上が期待できます。

Virtuoso Analog Design Environment（ADE）

• Spectre^® Circuit Simulatorとの統合強化によりインターフェースの性能が3倍になり、シミュレーション・スループットの向上と、高度な解析により設計作業の繰り返しを削減します。
• Virtuoso ADE Verifierに追加した独自の新機能により複数ドメインの電気的仕様を集中管理することで、標準準拠のプロセス（ISO 26262など）を約30パーセント効率化しました。

詳しくは、Virtuoso ADE Product Suite をご覧ください。

Virtuoso Layout Suite

• Virtuoso Layout環境は、業界初の "エレクトリカルドリブン ＋ シミュレーションドリブン" なLayout環境へと進化しました。これにより、クリティカルな回路や先端ノードの設計における、エレクトロマイグレーション(EM)や寄生素子に関する課題の早期解決が可能です。
• 階層フロアプランや信号配線自動化の画期的な技術によって、レイアウト設計の生産性とスループットが向上し、レイアウト設計期間を短縮します。
• 革新的なチームによる同時設計機能により、チームがレイアウト作業を分散し、想定されるシナリオを探索できます。デザインルールチェック（DRC）修正、チップフィニッシング、配線に有効です。

詳しくは、Virtuoso Layout Suiteをご覧ください。