Cadence® Virtuoso® ADE Verifierは、回路ステータスのグローバル・ビューを提供するように設計されています。Virtuoso ADE product suiteの一部であるVirtuoso ADE Verifierは、Virtuoso ADE Assembler および Virtuoso ADE Explorerと連携して動作し、これらの環境で作成されたテストを最高位の設計要件にリンクできるようにします。
Virtuoso ADE Verifierは、消費電力、ゲイン、帯域幅などの高位の要件を、仕様測定用に作成されている個々のテストにリンクします。
Virtuoso ADE Verifierは、複数の設計者または場所にまたがる仕様測定テストのグループをリンクし、1つの読みやすいウィンドウでpass/failのステータスを提供できます。Virtuoso ADE Verifierは、測定値が割り当てられていない要件をすばやく識別し、特定の測定値にリンクされているテストが少なすぎる場合に視覚的な手がかりを提供することもできます。
アナログ設計の計画フロー
Virtuoso ADE Verifierを使用すると、デザインをテストして、標準に準拠していることを確認できます。このツールを使用すると、クリティカル・パス回路ブロックを指定でき、デザイン内のすべてのブロックがこの基準を満たしていることが保証されます。通常、設計目標はプロジェクトのサイクルの早い段階で定義され、その後、文書化とテストのために個々のエンジニアに配布できます。Virtuoso ADE Verifierは、結果を初期設計仕様に結び付け、特定の回路で発生する可能性のある問題を早期に特定できるようにします。
アナログ設計の統合フロー
Virtuoso ADE Verifierは、個々のテストがすでに作成された後、高位の仕様階層を作成できます。これは、Virtuosoプラットフォームの外部で作業する個々のエンジニア間で設計が分割されている場合に有利に使用できます。Virtuoso ADE Verifierは、すべてのパーツを完全に統合されたコックピットに戻し、テストが古くなっているか、欠落しているか、または設計目標と矛盾しているかを簡単に確認できるようにします。
ジョブの監視
Virtuoso ADE Verifierは、GUI内から、またはコマンドライン・スクリプトを使用してシミュレーション・ジョブを実行できます。これらのシミュレーションは、テストの進行状況を示すジョブ・モニタ・ウィンドウから起動でき、さらに調査が必要な実行内の障害についてアーキテクトに通知できます。
MathWorks MATLABとの統合
MathWorks MATLABとの統合により、カスタム、RF、およびミックスシグナルのデザインを検証する際、大規模なデータセットの処理を加速できます:
- プラットフォーム間でデータをシームレスに共有し、データ・マイニングと効率的な解析を可能にして、市場投入までの時間を短縮
- エキスパートのコーディング知識と低レベルAPIを使用して複雑なデータ計算を解決
ISO 26262用Automotive TCL1認定
“Fit for Purpose - Tool Confidence Level 1 (TCL1)” 認定を達成するための業界初のアナログ／ミックスシグナル設計の実装と検証フローにより、厳しいISO 26262自動車安全要件を満たすことができます。アナログ／ミックスシグナル設計の実装と検証のフローは、Virtuoso ADE Product SuiteとSpectre® Circuit Simulation Platformを使用して、作成とシミュレーションから物理的な実装と検証まで、トランジスタレベルの設計をもたらします。Virtuoso ADE Verifierは、設計エンジニアに、設計の信頼性を高めるために、個々の回路仕様に対する安全仕様を検証するための統合された手段を提供します。セーフティ・マニュアル、Tool Confidence Analysis (TCA) ドキュメント、およびTÜV SÜDのコンプライアンス・レポートの詳細については、Cadence Online Supportで Functional Safety Documentation Kitsをダウンロードしてください。
